FD-SOI和FinFET晶体管已经量产,但问题犹在

2018-06-14 16:53:59 来源:全球半导体观察
标签:

 

在半导体行业中,FD-SOIFinFET晶体管技术已实现量产,IC制造商正深入开拓这两项技术以进一步提高性能,满足各种客户的特殊技术和经济需求。

 

不过,在开发下一代FD-SOI和FinFET技术所需工艺时,两种晶体管技术工艺都面临着同样的问题,包括设计和工艺系统性缺陷激增、制程误差冗余缩减、工艺程序变化不断等等。

 

虽然综合了检测、测量、数据分析的工艺控制解决方案,对IC制造商解决工艺难题起到了重要作用,但由于FD-SOI和FinFET晶体管存在器件架构和材料上的根本性差异,每一种技术都需采用特定的工艺控制策略,以便晶圆厂商能发现、确定并解决工艺中的相关问题。

 

 

FD-SOI(全耗尽型绝缘硅)技术正应用于物联网、汽车和机器学习等相关设备中。目前28纳米FD-SOI设计节点已全面投产,22纳米和12纳米正在开发中,并有望扩展至10纳米以下的设计节点。

 

FD-SOI技术是一种平面工艺,通过使用不同的起始衬底来杠杆化和延伸现有批量CMOS平面制造工艺的性能。FD-SOI的衬底中,在硅基底上布有一层超薄的氧化物薄膜以充当绝缘层。

 

与传统的块状硅技术相比较,FD-SOI技术能提供更好的电晶体静电特性,也能降低影响元件性能的泄漏电流。SOI衬底由晶圆厂商制造,而晶圆厂商必须完成特定的检测和测量控制,才能确保基板生产达到IC制造商的必需规格。

 

晶圆厂商需要依靠的工艺控制系统,包括:

无图案晶圆缺陷检测仪,帮助晶圆厂商优化工艺,确保最终成品不出现微尘粒子、堆垛层错、滑移线、划痕和其他缺陷。

裸晶圆几何测量系统,能确保达到基板平整度,边缘辗轧和前后端线纳米形貌等要求。

薄膜测量系统,可优化和控制SOI薄膜叠层的厚度和均匀度。

 

FD-SOI的器件制造工艺与体硅CMOS工艺非常相似。所以,大批量CMOS工艺控制的方法也适用于FD-SOI,包括使用图案化和无图案晶圆缺陷检测仪进行在线缺陷监测和工艺工具鉴定等。不过,在包括薄膜测量和套刻测量的FEOL测量上还是有差异。

 

用于FD-SOI衬底的薄表面堆栈是透明的,所以需要薄膜和套刻测量系统的光学技术和先进的建模/算法,以便能准确建模,并有效测量该衬底堆栈上的架构。

 

相对于FD-SOI,主要用于高性能器件(如GPU和CPU)的FinFET已实现45纳米、28纳米、16/14纳米和10纳米逻辑设计节点的全面投产,而7纳米预计在今年也会正式量产。

 

FinFET的创新性3D晶体管架构,可让IC制造商生产出尺寸更小、速度更快、功耗更低的器件。在1Xnm设计节点上生产FinFET涉及到多重图案化技术的使用,比如使用自对准四重图案化技术,可以实现预期器件的最终尺寸,但这大大增加了晶体管生产的工艺步骤。

 

所以,FinFET的工艺控制不仅需要高灵敏度检测和测量系统来解决较小的关键缺陷和三维器件结构,而且还需要高生产率来有效监测和控制因使用多重图案化技术而增加的工艺步骤。

 

考虑到FinFET 3D晶体管架构,主要的测量难点在于精确测量与器件性能相关的各种参数-例如鳍片的侧壁角度,复杂薄膜堆叠的厚度以及图案套刻的误差。随着多重图案化技术的应用,套刻测量系统还必须能准确和有力地反馈层内和层间套刻误差。

 

支持FinFET生产的关键测量系统包括:

SpectraShape 10K,测量器件形状和关键尺寸

Archer 600和ATL,测量重叠误差

SpectraFilm F1,测量薄膜厚度

 

由于FinFET的制造尺寸较小而工艺步骤较多,所以缺陷检测仪需要高分辨率、光学滤波和算法来最优地提取噪声图像中的缺陷信号,同时也需要高吞吐量来覆盖全晶片检测。有了这些属性,缺陷检查和审查系统就可以从一系列工艺程序中发现,识别并控制极小的关键缺陷。

 

为了确保能找到所有的关键缺陷类型,晶圆厂商有多方面的检测方法,包括:

厂内光罩检测,监测并再认证可能会影响到全掩膜版关键缺陷的光罩

多功能缺陷查找法,用光学图案化晶圆检测仪和电子束审查工具查找出所有系统缺陷类型,并显示出晶圆级缺陷特征,可帮助工程师识别缺陷源

对关键缺陷进行内联和工具监控,快速识别影响良率的偏移

 

这些针对FinFET的综合检查策略能让工程师表征和监测整个工厂的工艺流程,可以为工程师下达纠正措施提供准确的信息。

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
MOSFET需求实现反弹,靠的居然是......
MOSFET需求实现反弹,靠的居然是......

英特尔去年斥巨资扩大14nm产能,随着CPU产能不断提升,缺货问题在今年第一季度已经开始缓解。ODM/OEM厂都已经开始提高服务器和PC出货,同步带动了MOSFET的市场需求。

晶圆大厂台积电公布2018年财报,有何亮点?

晶圆大厂台积电去年营收首度突破万亿元新台币(单位下同),冲达1.03万亿元,创历史新高。近日,台积电召开法人说明会,公布去年第4季税后纯益999.8亿元,每股纯益3.86元,累计全年税后纯益3,511.26亿元,为历史新高纪录,每股纯益(EPS)13.54元。

台积电极紫外光(EUV)微影技术全面解析

晶圆代工龙头台积电持续冲刺先进制程,采用极紫外光(EUV)微影技术的首款7+纳米芯片已经完成设计定案(tape-out),支援最多4层EUV光罩。台积电亦加速5纳米制程推进,预计明年4月可开始进行风险试产,支援的EUV光罩层将上看14层,5纳米可望如期在2020年上半年进入量产。

通过内建自测试架构实现FinFET存储器的缺陷检测

同任何IP模块一样,存储器必须接受测试。但与很多别的IP模块不同,存储器测试不是简单的通过/失败检测。存储器通常都设计了能够用来应对制程缺陷的冗余行列,从而使片上系统(SoC)良率提高到90%或更高。相应地,由于知道缺陷是可以修复的,冗余性允许存储器设计者将制程节点推向极限。测试过程已经成为设计-制造过程越来越重要的补充。

台积电实习生薪资2.2万+,代工大佬的工资实锤

晶圆代工龙头台积电今年实习计划正式启动,开放在学学生报名,实习领域包括研究与发展、IC 设计、营运制造、信息工程、人力资源、财务、法务 、企业规划等。 台积电也首度公开实习生月薪介于2.2万至3.5万元,让在学学生利用实习机会比别人更早了解职场环境。

更多资讯
半导体行业不景气,连带硅晶圆受伤?
半导体行业不景气,连带硅晶圆受伤?

1月21日, SEMI 产业分析总监曾瑞榆指出,上半年12英寸硅晶圆由于需求平淡,价格面临压力,8英寸价格则维持健康水准。总的来说,今年整体价格将维持高档,但增长速度已经放缓。

新内幕,苹果曾欲在iPhone XS使用高通基带?
新内幕,苹果曾欲在iPhone XS使用高通基带?

近日根据一封苹果与高通高管之间的电子邮件显示,苹果曾打算在iPhone XS/XR上采用高通的调制解调器。事实上苹果在新iPhone系列上全部采用的是英特尔提供的通讯芯片,并没有采用高通方案。

半导体产业影响重大,韩国自2016年后首次出现出口额负增长
半导体产业影响重大,韩国自2016年后首次出现出口额负增长

受半导体产业调整影响,韩国官方统计自本月1日至20日韩国整体出口额下降14%,预计今年第一个月的出口呈减少趋势,并创下2016年10月后首次连续2个月出口额负增长的纪录。

DSP芯片的起源和发展趋势

也许有人会觉得DSP作为一个产品,从一文不值到创造每年数十亿美元的价值之后又销声匿迹很奇怪。但是这确实是一个好消息的开始。它并没有销声匿迹,只是融入到了每一部数字处理系统中而已。

用树莓派和FPGA构建具有立体视觉和LiDAR的“驴车”
用树莓派和FPGA构建具有立体视觉和LiDAR的“驴车”

无人驾驶和机器人很火,也是当今人工智能的重要方向。如何用随手可得的树莓派和FPGA构建一款拥有一定人工智能的“无人驾驶”的车?这篇来自Hackster上的获奖开源项目可以给大家很好的参考。

电路方案