6 月 24 日 -27 日,全球芯片设计及半导体知识产权(IP)领域内最负盛名的“设计自动化大会
DAC)”将在旧金山举行,每年的 DAC 都吸引了来自全球的 EDA 工具厂商、IP 厂商和芯片设计师参加。作为该项活动的第 55 届,组委会公布本届大会为一些新的技术扩展了展览面积并新增了研讨话题,包括人工智能与机器学习、汽车和物联网等等。但是值得大家关注的还有一个新的领域:RISC-V 开源硬件。
 
 
谷歌、高通、三星、华为、特斯拉……随着越来越多的行业巨头加入 RISC-V 基金会(RISC-V
Foundation),RISC-V 架构的行业认可度快速提升,基于该架构的新兴产品和解决方案开始在市场中不断涌现。而 RISC-V 社群在第 55 届 DAC 大会上的表现将会再次引起行业的高度关注,此次 RISC-V 基金会将与其成员公司 Imperas Software、Microsemi、SiFive、Syntacore, UltraSoC 及 Western Digital 在 2638 号展位上向芯片设计行业介绍其最新的技术与生态建设进展。
 
 
北京华兴万邦管理咨询有限公司首席分析师刘朝晖表示:“RISC-V 生态在第 55 届 DAC 定会引起广泛的关注,这是因为 RISC-V 开源硬件的价值已经不再仅仅是节省 NRE 和授权费用了,一些领先的芯片设计公司开始利用 RISC-V ISA 指令架构定义和实现自己的芯片特性,已在市场中形成独有的差异化优势。这是 Microsemi 和 Western Digital 等公司已经用实际产品证明过的一条创新之道。”
 
在此次 DAC 大会前,RISC-V 社群中的许多成员已经在不断为行业带来新的亮点和热点。UltraSoC 和 Imperas 于 6 月 21 日联合宣布:双方将达成一项广泛的合作,为多核系统级芯片(SoC)开发人员提供结合了嵌入式分析技术和虚拟平台技术的强大组合。根据协议条款,UltraSoC 将把 Imperas 开发环境的关键元素纳入其提供的工具中,从而为设计人员提供一个统一的系统级预处理和后处理芯片开发流程,显著地缩减了产品开发时间和整体开发成本。
 
通过结合半导体知识产权(IP)和相关软件,UltraSoC 提供行业领先的独立片上监测、分析和调试技术。Imperas 首创的虚拟平台方法使得软件开发人员能尽早启动 SoC 项目的相关开发工作,并提供一系列调试工具为开发人员提供系统全局视角。将两家公司提供的技术结合起来可创造一个强大的、带有一个通用软件调试环境的集成化设计流程,为项目发展提供平稳过度。
 
 
北京华兴万邦管理咨询有限公司高级分析师陈皓表示:“就在刚刚过去的这个五月,RISC-V 生态在全球多地迎来了一次集中式的爆发,多项行业活动在世界不同地方如火如荼开展,并得到了行业内外的广泛关注,蓬勃发展前景一览无余。无论 RISC-V 生态最终走向何方,2018 年的 5 月是芯片设计领域内值得记住的一个月份。”
 
让我们先将目光聚焦至西班牙巴塞罗那。5 月 7-10 日,第 8 届 RISC-V 研讨会在巴塞罗那举行,谷歌、IBM、英伟达、恩智浦、西部数据、UltraSoC、SiFive、Microsemi 等一众 RISC-V 领域的翘楚企业参加会议。该会议吸引了数百名与会者,从大企业、初创企业到学术机构和普通爱好者,皆踊跃参加。
 
UltraSoC 作为目前唯一一家提供 RISC-V 跟踪解决方案的公司以及本次活动的赞助商,其首席执行官 Rupert Baines 携首席技术官、销售和工程代表等 6 名成员参与活动。会议期间,UltraSoC 首席技术官 Gajinder Panesar 发表了主题演讲,对 UltraSoC 领导的 RISC-V 规范调试工作组(Debug Working Group)及 UltraSoC 的跟踪解决方案进行了介绍。此外,UltraSoC 还在其展位上演示了基于 SiFive 和 Andes 内核的运行控制和指令跟踪案例,吸引大量观众驻足交流和观看。
 
UltraSoC 的 RISC-V 处理器跟踪解决方案从今年 2 月开始已经全面供货,这是业界首款商用 RISC-V 处理器跟踪 IP 产品,也是 RISC-V 生态系统中关键的推动性技术。除了作为一种独立的 IP 模块来集成至 UltraSoC 的 SoC 架构中,UltraSoC 还提供各种不同的打包选择项来使 RISC-V 设计人员快速上手并实现运转,而无须将 UltraSoC 用于其他功能。
 
 
处理器跟踪功能支持对程序的行为进行详细的、逐条指令式的查看,它于系统开发人员而言是一项关键需求。UltraSoC 的 RISC-V 跟踪编码器同时支持 32 位和 64 位 RISC-V 设计,IP 模块可以顺利地与 UltraSoC 产品组合的其他部分进行集成;其所有产品均采用支持开放架构和业界标准架构方式,在 SoC 的核心部分设置自分析功能。
 
看过巴塞罗那的行业盛景,让我们再将视线转移至中国上海。5 月 15 日,世界领先的商业 RISC-V 处理器 IP 提供商 SiFive 在上海举办首届(2018)技术研讨会,来自 SiFive、西部数据、Microsemi、灿芯半导体、UltraSoC 及中科院计算所在内的专家学者、行业精英齐聚一堂,共同对 RISC-V 技术发展趋势、生态系统、应用及原型芯片的快速定制展开深入探讨。该研讨会的举办,正值全球半导体产业联盟董事会在中国举办,UltraSoC 首席执行官 Rupert Baines 及其中国团队参加了该次研讨会。
 
UltraSoC 作为 RISC-V 生态系统的积极参与者,早在去年 9 月就与 SiFive 形成了良好的合作关系。
UltraSoC 的嵌入式分析半导体知识产权(IP)通过 SiFive DesignShare 生态系统对外提供,该生态系统为任何公司、发明人和创客都提供了驾驭客制化芯片动力的能力。UltraSoC 的调试与追踪功能可以支持 SiFive Freedom 平台的用户去广泛对接其设计中所用到的各种工具与接口。
 
“UltraSoC 致力于提升新的芯片设计的数量,而我们与 SiFive 在 DesignShare 生态中的合作是这项工作的自然延伸。”UltraSoC 首席执行官 Rupert Baines 表示。“我们专注于推动半导体行业新兴力量的加速形成,所采用的方法既包括在 RISC-V 基金会中发挥会员作用,也包括与 SiFive 这样的单个合作伙伴关系。通过 DesignShare 模式来提供 UltraSoC 的 IP,将使各地的芯片开发商都能够尽享开源硬件的优点,并为市场带来全新的、创新的设计。”
 
 
领先厂商两岸三市造势,64 位 RISC-V 立志高端。在 SiFive 举办技术研讨会的同期,另一家为 RISC-V 生态系统做出积极贡献的厂商晶心科技(Andes Technology)也于 5 月 3 日、15 日、17 日分别在新竹、深圳、上海三地举办第十三届晶心嵌入式技术论坛。该论坛以“万物联网划世代‧智能生活跃云端”为主题,聚焦于晶心科技新一代微处理器指令集架构 AndeStar V5,以及 AI 结合 IoT 而成的 AIoT 领域重点应用。UltraSoC 作为晶心科技的合作伙伴,其首席执行官 Rupert Baines 也受邀参与了本次活动。
 
UltraSoC 先进的嵌入式分析技术目前已获晶心科技采用,来支持其 AndesCore 系列 RISC-V 处理器。利用 UltraSoC 包括业界唯一商用 RISC-V 处理器跟踪解决方案在内的独一无二的 IP 产品系列,晶心科技可以实现其复杂应用嵌入式产品的开发加速和调试增强,这些应用包括人工智能(AI)、计算机视觉、网络控制器和存储等。
 
晶心科技的内核都基于高性能的 AndeStar V5 32 位及 64 位架构,与 UltraSoC 的合作伙伴关系将使客户在使用 Andes V5 N25 及 NX25 处理器时,可以选择并集成先进的嵌入式分析功能。使用晶心科技高性能 32 位及 64 位处理器内核的客户,在 RISC-V 处理器追踪功能之外,还能够利用 UltraSoC 的 SoC 分析与调试 IP,这些功能结合在一起就给 SoC 设计师带来了全面的可视性,不仅可以观察内核的性能,而且还可以观察整个系统的运行。
 
除了 SiFive 和晶心科技,UltraSoC 的解决方案还获得了 Codasip、Microsemi、Roa Logic、Syntacore 和 Esperanto 等主要 RISC-V 处理器供应商和多家工具供应商的支持和采用。UltraSoC 正在携手这些厂商共同推动 RISC-V 的生态向更广阔的空间发展。
 
北京华兴万邦管理咨询有限公司高级分析师胡霞表示:“今年年初以来,我们一直在对国内外媒体上的 RISC-V 相关话题进行监测,结果是国内媒体对 RISC-V 的报道数量相比 2017 年有巨大的增加。尽管产业化的道路还很漫长,但是国内芯片设计企业的确可以考虑利用指令架构的创新来走出新路。”
 
也许,加州大学伯克利分校最初开发 RISC-V 处理器架构时并不会想到该架构会发展得如此迅速甚至火爆,然而事实就在眼前,随着一场“RISC-V 的红色五月盛宴”以及在第 55 届 DAC 上 RISC-V 生态的宏大亮相,产业发展的新机遇正在形成。正如 UltraSoC 的首席执行官 Rupert Baines 所言:“RISC-V,2018 大势所向。”