CEVA-BX 可以取代包括音频 DSP 和具有 DSP 扩展的 MCU 等专用架构;提供的现代处理器架构具有高级编程功能,并且可高效处理消费产品、无线、汽车和工业应用中常用的各种信号处理和控制工作负载
 
CEVA,全球领先的智能和互联设备信号处理平台和人工智能处理器 IP 授权许可厂商 (纳斯达克股票交易所代码:CEVA) ,发布全新的通用混合 DSP / 控制器架构 CEVA-BX,用于满足语音、视频、通信、传感和数字信号控制应用中的数字信号处理的新算法需求。CEVA-BX 架构提供电机控制和电气化所需的通用 DSP 功能,可将 CEVA 的市场范围扩展到新兴的汽车和工业市场。目前,这些这些市场领域采用的传统 DSP 和 DSP 协处理性能较低的 MPU/MCU 不能完全满足需求。
 
CEVA-BX 采用的全新 DSP 架构结合了 DSP 内核固有的低功耗和大型控制代码库的高级编程和紧凑代码大小要求。CEVA-BX 使用 11 级流水线和 5 路 VLIW 微架构,提供了采用双标量计算引擎的并行处理、加载 / 存储和程序控制,达到 2 GHz 主频(基于台积电(TSMC) 的 7nm 工艺节点,使用通用标准单元和存储器编译器)。CEVA-BX 指令集架构(ISA)支持广泛用于神经网络推理、降噪和回声消除的单指令多数据(SIMD),以及用于高精度传感器融合和定位算法的半精度、单精度和双精度浮点单元。
 
Linley Group 高级分析师 Mike Demler 评论道:“消费产品、汽车、工业和医疗设备越来越多地采用多个传感器,比如相机、麦克风、环境和运动探测器,这些传感器生成的数据在通过无线链路发送至云之前,先要在设备上进行融合、解读和处理。在前端处理这些重载 DSP 工作负载,需要高效地结合控制和 DSP 功能。CEVA-BX 的混合架构可为智能设备提供出色的全面性能,免除了分开的 CPU 和 DSP 协处理器。”
 
CEVA-BX 采用了先进微处理器架构的关键架构准则,比如使用大型正交通用寄存器组来提高 C 编译器的效率,通过创新分支预测(BTB)来最小化分支开销,以及使用硬件循环缓冲器来降低代码循环功耗,还有完全缓存的内存子系统,以及针对所有标准 C 类型的原生支持。CEVA-BX 的 CoreMark / MHz 性能达到 4.5,这反映了该架构具有出色的控制能力。CEVA-BX 客户可以使用 CEVA-Xtend 将专有指令添加到架构中以加速专有算法,并利用 CEVA 的自动队列和缓冲管理机制来集成协处理器和创建 CEVA-BX 核心集群。
 
CEVA 营销副总裁 Moshe Sheier 评论道:“CEVA-BX 架构通过提供高性能混合架构,彻底改变了”通用 DSP“概念,该架构是以单一计算点完成了智能联网设备中的常见 DSP 计算和控制处理负载。CEVA-BX 使用高级编程模型和并行处理,解决了传统专用 DSP 和控制器的主要性能缺陷和编程难题。”
 
CEVA-BX 最初提供两种配置 -  具有单个 32X32 位 MAC 和四个 16X16 位 MAC 的 CEVA-BX1;CEVA-BX2 则具有四个 32X32 位 MAC 和八个 16X16 位 MAC,它们也能够支持 16x8 位和 8x8 位 MAC 操作。CEVA-BX2 用于密集型工作负载,比如 5G 物理层控制、多麦克风波束成形和用于语音识别的神经网络,最高处理性能达到每秒 16 GMAC。CEVA-BX1 用于中低端 DSP 工作负载,比如蜂窝 IoT、协议栈和永远在线传感器融合,处理性能高达每秒 8 GMAC。CEVA-BX 系列使用专用的可信执行模式来解决安全问题,以符合严格的安全标准。CEVA-BX 系列配有全面的软件开发工具链,包括高级 LLVM 编译器、基于 Eclipse 的调试器、DSP 和神经网络计算库,以及神经网络框架支持,比如 Android NN API、ARM NN 和 Tensorflow Lite,以及业界领先的实时操作系统(RTOS)选择。如要了解更多信息,请访问公司网站 https://www.ceva-dsp.com/app/multipurpose-dsp-controller/。
 
供货
CEVA 现已向主要客户提供 CEVA-BX 系列内核,并于 2019 年第一季末提供通用授权。