加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入
  • 正文
  • 推荐器件
  • 相关推荐
  • 电子产业图谱
申请入驻 产业图谱

芯粒成为发展热门词,美满、赛灵思、台积电等谁能笑到最后?

2019/09/24
310
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

日前,中国工程院院士许居衍在题为《复归于道:封装改道芯片业》的报告中指出,经典的 2D 缩放已经“耗尽”了现有的技术资源,现在通过节点实现性能翻番的方法已经失灵。单片集成电路过去一向强调 PPA,即更高的性能(erformance)、更低的功耗(Power)、更小的面积(Area)。这个逻辑方向到了需要修正的时候了!因此 3D 异质集成、MCP(Multi-Chip Package 多芯片封装)、SiP(System-in-Package)、PoP(Packaging on Packaging)等封装技术成为走出 2D 同质集成的契机。3D 异质集成的基础就是 IP 复用。许居衍院士在报告中非常看好 3D 异质集成技术的潜力。
 
什么是芯粒
近年来,芯粒(Chiplet)或成为半导体产业的热门词。在科研界和产业界看来,这是一种可以延缓摩尔定律失效、放缓工艺进程时间、支撑半导体产业继续发展的有效方案。
 
简而言之,芯粒其实就是一颗商品化的、具有功能(如 USB、存储器)特征的裸芯片(die)。从系统端出发,首先将复杂功能进行分解,然后开发出多种具有单一特定功能,可相互进行模块化组装的裸芯片,如实现数据存储、计算、信号处理、数据流管理等功能,并最终以此为基础,建立一个芯粒的芯片网络(未来的电脑系统可能只包含一个 CPU 芯片和几个 GPU,这些 GPU 都连接到芯粒上,形成芯片网络)。
 
以前设计一个 SoC,是从不同的 IP 供应商购买一些 IP,包括软核(代码)或硬核(版图),结合自家研发的模块,集合成一个 SoC,然后在某个制造工艺节点上完成芯片设计和生产的完整流程。芯粒模式时代,对于某些 IP,可能不需要自己做设计和生产了,而只需要购买别人己经做好的芯片裸片(die),然后通过先进封装形成一个 SiP(System in Package)。所以芯粒也是一种 IP,但它是以芯片裸片的形式提供,而不是之前以软件形式提供。
 
芯粒模式可能带给从上游 EDA 工具、IC 设计到制造工艺、先进封测等产业链环节颠覆式的创新革命。
 
芯粒发展现状

理论上,芯粒模式是一种开发周期短且成本较低的方法,提供了先进工艺和主流成熟工艺选择的灵活性,可以将不同节点工艺(10nm、14/16nm 及 22nm)、不同材质(硅、砷化镓、碳化硅、氮化镓)、不同功能(CPU、GPU、FPGA、RF、I/O、存储器)、不同半导体公司的芯片封装在一起。
 
目前,芯粒模式还处于发展早期,美国主要围绕 DARPA 的 CHIPS(Common Heterogeneous Integration and IP Reuse Strategies,通用异构集成和 IP 重用战略)项目发展。在 CHIPS 项目中,有大型半导体企业如英特尔(Intel)、美光(Micron)等,有 EDA 工具开发企业如新思科技(Synopsys)、楷登电子(Candence),有大型防务公司诺斯罗普·格鲁门(Northrop Grumman)、洛克希德·马丁(Lockheed Martin)、波音(Boeing)等,还有高校如如密西根大学(University of Michigan)、佐治亚理工学院(Georgia Institute of Technology)、北卡罗莱纳州立大学(North Carolina State University)。
 
2018 年 10 月,7 家公司成立 ODSA(Open Domain-Specific Architecture,开放专用域架构)组织,目前组织会员已超过 50 家,其目标是制定芯粒开放标准、促进形成芯粒生态系统、催生低成本 SoC 替代方案。换言之,就是将一系列模块化芯片或 Chiplets,通过裸芯片和裸芯片(die-to-die)的互连方案封装集成。
 
迄今为止,已经有很多公司创建了自己的芯粒生态系统。
 
l 美满电子 

美满电子自创始人周秀文(Sehat Sutardja)博士在 ISSCC 2015 上提出 MoChi(Modular Chip,模块化芯片)架构的概念以来,推出了一系列 Virtual SoC 产品,MoChi 可以是许多应用的基准架构,包括物联网、智能电视、智能手机服务器、笔记本电脑、存储设备等。
 

图片来源:ISSCC & Marvell
 

但遗憾的是,随着创始人周秀文卸任 CEO,已经很久没有听到 MoChi 相关的新消息。
 
l 赛灵思 
2017 年 Xilinx 在 HotChip 发布第四代堆叠方案 VU3xP,2018 年推出包含 3 个 16 纳米的 FPGA 和 2 个 DRAM 的首款采用 CCIX 接口的芯片,旨在从裸芯片层面证明 CCIX 能够支持多核高性能 Arm CPU 和 FPGA 加速器实现一致性互联。
 
l 超微半导体 

AMD 推出使用芯粒技术生产的代号为“罗马 Rome”的第二代霄龙 EYPC Zen2 架构 CPU 芯片,内部最多八个 7nm CPU 裸芯片和一个 14nm I/O 裸芯片,其中前者只有 CPU 核心、各级缓存和 Infinity Fabric 总线端口,得益于新工艺可以获得更小面积、更强性能、更低功耗。后者专门独立出来,集成输入输出、内存控制器、PCIe 控制器和 Infinity Fabric 总线端口,可以更方便、更高效地处理各个 CPU 核心、不同处理器的互连,而工艺之所以采用 14nm,是因为它对新工艺不敏感,老工艺则更加成熟,成本也更低,符合不同 IP 采用最合适工艺的 Chiplet 设计原则。
 

 
据悉,AMD 还将推出使用芯粒技术生产的代号为“米兰 Milan”的第三代霄龙 EYPC Zen3 架构 CPU 芯片,内部将集成 15 个裸芯片,比第二代多出 6 个裸芯片。
 
l 英特尔 
英特尔针对互联标准的挑战,首先提出了高级接口总线(Advanced Interface Bus,AIB)标准。在 DARPA 的 CHIPS 项目中,英特尔将 AIB 标准开放给项目中的企业使用,旨在推动芯粒标准。AIB 是一种时钟转发并行数据传输机制,类似于 DDR DRAM 接口。目前,英特尔免费提供 AIB 接口许可,以支持广泛的芯粒生态系统,包括设计方法或服务供应商、代工厂、封装厂和系统供应商。此举将加速 AIB 标准的快速普及,有望在未来成为类似 ARM 的 AMBA 总线的业界标准。
 
英特尔在 2014 年公布 EMIB(Embeded Multi-Die Interconnect Bridge:嵌入式多硅片互联)技术的基础上,于 2018 年底,更是将其升级为逻辑晶圆 3D 堆叠技术,命名为 Foveros。使用 Foveros 技术,在二维平面上可以通过 EMIB 实现裸芯片之间的互联,在三维垂直方向上还可以使用 TSV(Through Silicon Via)实现裸芯片之间的堆叠。每个裸芯片所使用的工艺制程可以不一样,通过高级封装技术进行封装,充分利用 2D 和 3D 的空间。
 
EMIB 技术已经在英特尔的 Stratix 10 FPGA 芯片上使用了,在未来英特尔的 CPU/FPGA/GPU/AI 等芯片上,我们可以期待 Foveros 技术的进一步落地。Foveros 结合 EMIB 可以满足各种不同应用、功率范围和外形尺寸的需求,提供低成本、高性能芯片选择。英特尔预计将于 2019 年下半年推出一系列采用 Foveros 技术的产品。首款 Foveros 产品将整合高性能 10nm 模块芯片和低功耗的 22nm 基础晶片。
 
2019 年英特尔更是推出 Co-EMIB 技术,这是 2D EMIB 技术的升级版,能够将两个或多个 Foveros 芯片互连,实现更高的计算性能和数据交换能力,还能够以非常高的带宽和非常低的功耗连接模拟器、内存和其他模块,基本达到单晶片性能。
 
l 台积电 
在 2019 年 6 月初于日本京都举办的 VLSI Symposium 期间,台积电展示了自行设计的一颗芯粒“This”。采用 7nm 工艺,面积仅仅 27.28 平方毫米(4.4 毫米 x6.2 毫米),采用 CoWos(晶圆级封装)。

 

图片来源:网络
 

采用双芯片结构,可以通过添加额外的 PHY 来进行扩展,芯片不同单元间以及不同芯片之间可以形成互联。其一内置 4 个 Cortex A72 核心,另一内置 6MiB 三缓。标称最高主频为 4GHz,实测最高居然达到了 4.2GHz(1.375V)。台积电称,这款芯片是为高性能计算平台设计。
 
与此同时,台积电还开发了新型互连技术 LIPINCON,每平方毫米 Shoreline 带宽密度可以达到 67Gbps,针脚速度会达到 8.0Gbps,物理层的能耗效率是 0.56pJ/b。预估 2020 年技术落地。
 
l 极戈科技 
极戈科技主打快速芯片设计和制造,提出了一个称为 ZiP 的集成平台,通过独特的“电路设计+封装+ SDK+算法”,他们利用 SaaS 的模式提供芯片设计方案,也采用 2.5D/3D 封装技术。基础芯片是极戈技开发的硅基芯片,上层是第三方的模块芯片,包括传感器、通讯、存储等,从而低成本、高速度地实现小体积,低功耗的系统集成。极戈科技采用 Chiplet 模式极大地缩短了物联网芯片的研发周期,能够将物联网芯片的设计制造流程从超过 1 年压缩到 2-4 周。 
 

图片来源:极戈科技官网
 

国内在系统集成方面也取得了不错的成绩:
长电科技是中国营收规模最大的封装公司,在先进封装技术和规模化量产能力中保持领先,在 eWLB、FO、WLCSP、BUMP、ECP、PoP、SiP、PiP 等封装技术已有多年的经验与核心专利的保护,对于 Chiplet 的发展也已奠定了应对的基础。
 
华进半导体成功开发小孔径 TSV 工艺,进而研发成功转接板成套工艺,并且可基于中道成熟工艺实现量产,实现多颗不同结构或不同功能的芯片系统集成。TSV 直径小,间距很密,可以实现高密度芯片封装。芯片与芯片之间的互连通过平面内的线路来实现,可以重新分布电源、接地和信号引脚,这些电学信号可以通过 TSV,在底部进行信号输入和输出,从而明显降低输入输出引脚数量。功能芯片无需改变现有的结构和设计,与不同芯片组合搭配,具有很高的灵活度和集成度,适合对尺寸有严苛要求的高频高速的电子产品。所有的芯片和互连线被密封,只有几个端口裸露在外,整个系统有更好的密封性和可靠性。同时,转接板还可以进行散热设计,来进行热管理。
 

图片提供:华进半导体
 

华天科技开发成功埋入硅基板扇出型 3D 封装技术,该技术利用 TSV 作为垂直互联,可以进行异质芯片三维集成,互连密度可以大大高于目前的台积电 InFO 技术。工艺已经开发完成,与国际客户进行的产品开发进展顺利。
 

埋入硅基板扇出型 3D 封装结构示意图(图片提供:华天科技)

 
通富微电在先进封装技术上积极耕耘。公司拥有 wafer level 先进封装技术平台(WLCSP、Cu pillar wafer bumping,solder wafer bumping,Au wafer bumping),也拥有 wire bond + FC 的 hybrid 封装技术,还成功开发了 chip to wafer、Fan-out WLP、Fan-out wafer bumping 技术。公司瞄准 5G 时代的大数据、云计算、数据低延迟要求特点,正积极开发用于高性能计算(HPC)的 2.5D interposer 高端封装技术。

芯粒的未来
 SoC(系统级芯片)的集成度越来越高,先进工艺制程的芯片研发成本和制造成本呈几何级倍数不断攀升。过去,设计一款 28 纳米芯片的研发成本约为 5000 万美元,7 纳米的研发成本上涨到 3 亿美元,而未来 3 纳米芯片的研发成本将达到令人咂舌的 15 亿美元之巨。已经很少有 Fabless 公司,能够承受得起这么昂贵的前期投入了。
 

数据来源:International Business Strategies, Inc.

 
随着芯片制程从 10nm7nm 到 5nm 再到未来的 3nm,每一次制程缩减所需要的成本和开发时间都在大幅提升。而且,当芯片制程接近 1nm 时,就将进入量子物理的世界,现有的工艺制程会受到量子效应的极大影响。而先进的工艺的玩家越来越少,10 纳米以下玩家未来可能只有台积电、三星电子(Samsung)、英特尔、中芯国际(SMIC)。
 
一切都表明后摩尔定律时代确已降临。产业界确实有了很多变化。
 
许居衍院士在报告中还指出,后摩尔时代的单片同质集成向三维多片异构封装集成技术“改道”是重要趋势,因为三维多片异构封装可以提供更高的带宽、更低的功率、更低的成本和更灵活的形状因子。当前,ODSA 组织正在制定定芯粒开放标准、促进形成芯粒生态系统、 催生低成本 SoC 替代方案,在不久的将来,产吕公司就可以根据需求灵活选择来自多个供应商的最佳芯粒,因此,降低了单片 SoC 高 NRE 的挑战,赢得快速上市时间的好处。许居衍院士还表示,芯粒的搭积木模式集工艺选择、架构设计、商业模式三大灵活性于一体,有助力活跃创新,可以推动微系统的发展、推进芯片架构创新、加快系统架构创新、加速 DSA/DSL 发展、推动可重构计算的发展和软件定义系统发展。
 
巧合的是,中芯国际联合首席执行官赵海军博士在日前的题为《立足中国,布局未来,迎接集成电路产业新发展》的报告中同样看好芯粒模式。他在报告中表示,摩尔定律红利剩下的节点不多了,但系统的复杂度需求仍将按原来的轨道继续走下去,多出来的部分功能放在另外的芯片里,然后类似积木一样拼接堆叠起来,循环往复,以至无穷;同时工艺技术的学习曲线成本太高,把一个大芯片分成几个小芯片来生产,可以避免裸芯片的尺寸继续增大,各个裸芯片可以使用不同的最佳工艺,使得良率大大提高,提前完成升级换代;而且新一代大芯片全覆盖开发成本太高,重复使用原有节点设计的 IP,可以有效节省费用和加快上市时间;但是,不同人独立设计的单芯片,如 CPU 和存储器,在组合的时候性能损失严重,就像限速和红灯使得宝马车和丰田车跑得一样慢 ,所以需要多芯片组合的归一化设计。因为不同的芯粒需要协同设计,通过同一个设计师或者使用同一个通信 IP,而产品公司不愿意让一家晶圆代工公司把所有的芯粒都做了,所以不会全盘采用晶圆代工公司提供的 IP 方案,从而为封装代工公司提供了机会,未来封装代工公司可以提供更多的公用 IP 来支撑芯粒模式。
 
而刚于 2019 年 7 月正式加入武汉弘芯的前台积电共同运营官蒋尚义也表示,美国 DARPA 推动的电子产业振兴计划(ERI)推动芯粒模式,开始启动主导标准,蒋尚义建议国内建立本土一套自己的芯粒标准,促进中国实现自己的标准。
 
芯粒模式的挑战 
许居衍院士在报告中强调,芯粒模式成功的关键在于芯粒的标准和接口。作为一种创新,芯粒模式存在多种挑战。
 
首先是来自技术层面。芯粒的组装或封装尚缺乏统一的标准。目前各大玩家都有自家的方案,尽管各家的名称不同,但归总离不开硅通孔、硅桥和高密度 FO 技术,不管是裸片堆叠还是大面积拼接,都需要将互连线将变得更短,要求互连线做到 100%的无缺陷,否则整个芯片无法工作。
 
其次是质量保障问题。相对传统软 IP,芯粒是经过硅验证的裸芯片,可以保证物理实现的正确性。但如果其中的一个裸芯片有问题,则整个系统都会受影响,代价很高。因此要保证芯粒 100%无故障。当然这其中也包括集成后的测试,封装后,可能有部分芯粒可能完全无法直接从芯片外部管脚直接访问,给芯片测试带来的新的挑战。
 
第三就是散热问题。几个甚至数十个裸芯片封装在一个有限的空间中,互连线非常短,让散热问题变得更为棘手。
 
第四是芯片网络问题。尽管每个芯粒本身设计不会发生死锁,其通信系统都可以很好地工作,但是当它们全部连接在一起形成芯片网络时,就可能出现了交通死锁与流量堵塞问题。超微半导体研究人员最近提出一种消除死锁难题的方案,如果能够彻底解决死锁问题,那么芯粒将为未来计算机设计的发展带来新的动力。
 
第五是供应链重塑问题。在芯粒模式下,EDA 工具提供商、芯片提供商、封测提供商都要有所改变。比如芯粒模式中出现的问题可能最终都需要通过 EDA 工具的改进来给出答案,需要 EDA 工具从架构探索、到芯片实现、甚至到物理设计提供全面支持。还有来自不同的芯片提供商的裸芯片进入封装提供商工厂的进度同步问题。
 
谁将笑到最后
好比扑克游戏,“掼蛋”是在原有的扑克游戏 “跑得快”和“八十分”基础上发展演化而来,掼蛋的最大魅力在于牌际组合间的变数,新手往往先把牌配死,并拟好出牌计划,然后守株待兔,这是初级阶段的呆板打法,完美的静态组合加上动态变化才是取胜之道。
 
芯粒模式就是一个新牌局,芯粒模式及其商业化还在探索中,商业模式创新可能会带来新的出路。
 
芯片设计公司可以将自家的芯片以 IP 方式提供,IP 供应商可以将软核以硬核的方式提供,芯片制造商和封装测试供应商可以提供整体的封装方案,分销商也可以提供进行芯片整合。甚至某些天才工程师完全可以成立独立设计工作室,去做自己擅长的特定功能芯片,然后以芯粒模式出售给芯片产品公司。
 
封装进入新阶段,笑看天下风云起。芯粒模式将极大改变封装业的格局,进而改变整个芯片产业格局。

推荐器件

更多器件
器件型号 数量 器件厂商 器件描述 数据手册 ECAD模型 风险等级 参考价格 更多信息
CP2102N-A02-GQFN24R 1 Silicon Laboratories Inc USB Bus Controller, CMOS, QFN-24

ECAD模型

下载ECAD模型
$2.59 查看
ATXMEGA32E5-M4U 1 Microchip Technology Inc IC MCU 8BIT 32KB FLASH 32UQFN

ECAD模型

下载ECAD模型
$2.73 查看
STM32F103CBT6 1 STMicroelectronics Mainstream Performance line, Arm Cortex-M3 MCU with 128 Kbytes of Flash memory, 72 MHz CPU, motor control, USB and CAN

ECAD模型

下载ECAD模型
$11.49 查看
赛灵思

赛灵思

赛灵思(英语:Xilinx (英语发音:/?za?l??ks/ ZY-lingks))是一家位于美国的可编程逻辑器件的生产商。该公司发明了现场可编程逻辑门阵列,并由此成名。赛灵思还是第一个无厂半导体公司(Fabless)。28nm时代,赛灵思提出All Programmable 的概念,从单一的FPGA企业战略转型为All Programmable FPGA、 SoC 和 3D IC 的全球领先提供商。且行业领先的器件与新一代设计环境以及 IP 完美地整合在一起,可满足客户对可编程逻辑乃至可编程系统集成的广泛需求赛灵思于1984年创建于美国加利福尼亚州的硅谷,总部位于硅谷核心的圣何塞,并在科罗拉多州、爱尔兰、新加坡 印度、中国、日本拥有分支机构

赛灵思(英语:Xilinx (英语发音:/?za?l??ks/ ZY-lingks))是一家位于美国的可编程逻辑器件的生产商。该公司发明了现场可编程逻辑门阵列,并由此成名。赛灵思还是第一个无厂半导体公司(Fabless)。28nm时代,赛灵思提出All Programmable 的概念,从单一的FPGA企业战略转型为All Programmable FPGA、 SoC 和 3D IC 的全球领先提供商。且行业领先的器件与新一代设计环境以及 IP 完美地整合在一起,可满足客户对可编程逻辑乃至可编程系统集成的广泛需求赛灵思于1984年创建于美国加利福尼亚州的硅谷,总部位于硅谷核心的圣何塞,并在科罗拉多州、爱尔兰、新加坡 印度、中国、日本拥有分支机构收起

查看更多

相关推荐

电子产业图谱

“芯思想semi-news”微信公众号主笔。非211非985非半导体专业非电子专业毕业,混迹半导体产业圈20余载,熟悉产业链各环节情况,创办过半导体专业网站,参与中国第一家IC设计专业孵化器的运营,担任《全球半导体晶圆制造业版图》一书主编,现供职于北京时代民芯科技有限公司发展计划部。邮箱:zhao_vincent@126.com;微信号:门中马/zhaoyuanchuang