与非网 2 月 20 日讯,CEA-Leti 和 CEA-IRIG 合作开发了一个量子集成电路,据悉,这是世界上首个在 CMOS 芯片上带有量子点的量子集成电路。

 

该芯片采用 28nm FD-SOI 制程工艺,集成了模拟和数字功能(包括多路复用器,缓冲器,信号放大器,振荡器,数模转换器),这些都在 CEA-Leti 量子计划中设想的未来量子加速器的仪器要求之中。

 

据了解,除了需要在硅上获得可靠的、纠缠的和相干的量子位之外,这项工作的目的还在于生产能够路由众多信号以寻址数百个量子位矩阵的电子设备。这些结果也证明了 CEA-Leti 的 FD-SOI 技术中的低温仪器方面的专有技术价值,这些技术还可以用于其他非硅量子设备,例如超导量子位。

 

 

为 SOI CMOS 平台上的量子信息处理铺路

早在 2015 年,CEA-Leti 就使用绝缘体上硅(SOI)CMOS 制程工艺展示了量子位的量子信息处理步骤。

 

尽管行业多采用基于固态方法的超导量子位来处理量子信息,近几年出现了几种潜在的替代方法,包括历史上在 III-V 材料中展示的半导体自旋量子位,但由于其电子自旋与 III-V 元素的核自旋之间的耦合,使其寿命有限。

 

最近几年,使用无核,同位素纯化的硅 28(最常见的同位素)才使硅成为具有长量子相干时间的电子自旋量子位元的极具吸引力的候选项,其主要挑战是定义一个与电路同步升级到数百个量子比特甚至更多兼容的基本单元。

 

近些年,Leti 及其长期研究合作伙伴 Inac(CEA 的基础研究部门)一直在研究一种用于量子计算的 SOI 技术,该技术最初具有可扩展性,因为它最初是为 CMOS VLSI 电路开发的。在这种方法中,量子点是在 n 型场效应晶体管的栅极下方创建的,n 型场效应晶体管的设计目的是在低温下以“少电子”状态工作(低于 0.1 K)。

 

Leti 和 Inac 开发了一种使用 Leti 的 SOI 纳米线 FET 技术来掌握两种类型设备操作的控制方法。他们的团队展示过量子物体与传统 CMOS 控制电子器件(标准环形振荡器)在 300mm SOI 衬底上的集成和成功运行。

 

“这项技术已经获得了一定程度的鲁棒性,我们的目标是对它进行很小的改动就可以证明将量子电路与传统电路集成在一起使可行且稳定的”,科学人员 Louis Hutin 说。“这种成功的集成是量子计算机实现最终设计的关键。”

 

硅与量子计算深度融合

ISSCC 2020 期间,在题为“具有 2.8GHz 激励和片上双量子点 nA 电流检测功能的 110mK 295μW 28nm FD-SOI CMOS 量子集成电路”的论文中,作者认为基于硅的量子比特是一种有前途的方法,用于扩展占位面积在 100nm 范围内的量子点位数。,许多器件都可以集成到成熟的 CMOS 平台上,从而使 IC 可以在量子硅核附近直接集成大规模量子位控制电子设备,同时减少接线数量和量子位寻址扇出。作者认为,这种集成还将增加用于纠错和自旋读出灵敏度的操作带宽。


研究人员写道:“要达到量子霸权的地位,量子计算机需要超过 50 个逻辑量子位,且具有低于 mV 的精确偏置,GHz 范围的信号处理能力,以及在低于开尔文温度下的数千个物理量子位的μs 读数。”

 

除了在有限的功率预算内展示出以 110mK(比竞争对手的技术低 40 倍)运行的高度灵敏的模拟电流读数外,研究人员还展示了 GHz 数字信号生成和 GHz 信号模拟操纵的可能性。

 

使用工业级设计软件和通用的代工厂设计规则,研究人员能够在同一半导体上制造量子点结构,这与量子硅格勒诺布尔集团(Quantum Silicon Grenoble group)在 300mm 硅晶圆上首次实现自旋量子位非常相似。尽管耗散高速电子设备和灵敏的量子点设备非常接近(不到 1 微米),但仍保留了量子效应。

 

该论文的主要作者 Loïck Le Guevel 认为,这种量子集成电路是一种概念验证电路,它将微电子基准测试和在低于开尔文温度下工作的量子点合并在有限的功率预算内。

 

“它使用了正确设计高规格的最新电路所需的所有元件,例如无源元件,电阻器和电容器,用于高达 7Ghz 的数字操作的晶体管以及用于高达 3Ghz 的模拟操作的晶体管,” Le Guevel 说。

 

“最重要的是,我们能够使用标准制造流程在与晶体管相同的半导体层中设计一个双量子点。这表明,不久的将来,FD-SOI 工艺可以使电路设计人员将嵌入 IP 模块中的量子位阵列与经典电子设备一起使用,以构建定制的大规模量子硅处理器。”


“基于硅的量子处理器的短期实现将集中在嘈杂的中级量子技术(NISQ,noisy intermediate-scale quantum)上,该技术在某些特定任务(例如路径优化,量子深度学习,神经网络,人工智能)中有可能胜过传统的超级计算器”,Le Guevel 说。“基于硅的量子位还可以通过同位素纯化的硅 28 来实现更快的操作,更好的可重复性,更高的质量,并且比超导量子位小一百万倍。”

 

首次集成以及最近发布的基于硅的量子位的性能,证实了硅依然是一个有力的行业竞争者,因为它可实现快速操作,同时保持竞争保真度,同时在可扩展的占位面积上具有受控的制程可重复性。

 

潜在可扩展的量子点

2019 年,CEA-Leti 及其研究合作伙伴就已经展示过一种潜在可扩展的读出技术,该技术可以足够快,用于大型量子点阵列中的高保真测量。

 

在 IEDM 2019 上发表的一篇论文中,CEA-Leti 及其国际研究团队报告了其在基于 SOI MOSFET 的原型开发平台上开发工具包的工作,该工具包能够快速读取电荷和自旋状态。这项研究探索了两个基于门的反射法读出系统,用于探测 MOS 分裂门定义的量子点阵列的线性排列中的电荷和自旋状态。第一个系统给出进入阵列的电荷的确切数量,并可以初始化它。它也可以读取旋转状态,即使是相对较小的阵列。第二个给出了任何量子点的自旋状态,与阵列长度无关。两种读出方案均可在大型阵列中互补使用。

 

论文指出,该研究的发现“对于快速,高保真,一次性读取大型晶圆代工厂兼容的硅 MOS 自旋量子位具有重要意义”。

 

论文主要作者 Louis Hutin 说:“我们团队今后的短期努力方向是共同优化,以提高读数的速度和可靠性,长期目标是将这种专有技术大规模地转移到较不传统的体系结构中,该体系结构具有用于纠错的优化拓扑。”

 

除 CEA-Leti 之外,研究团队还包括 CNRS InstitutNéel 和法国格勒诺布尔的 CEA-IRIG。丹麦哥本哈根大学尼尔斯波尔研究所;以及英国剑桥大学的日立剑桥实验室和卡文迪许实验室。他们的论文标题为“用于探测线性 Si MOS 分离栅阵列中电荷和自旋状态的栅反射法”。