与非网 6 月 30 日讯,据悉,台积电已确认将在苗栗县竹南科学园区兴建总面积 14.3 公顷的先进制程封测厂。该封测厂预计总投资额约新台币 3000 亿元(约合人民币 716.2 亿元),将于 7 月 1 日施工,计划明年中第一期产区运转,估计将可创造 1000 个以上就业机会。未来,预计台积电将会吞噬一部分封测市场。

 

台积电于 2012 年以新台币 32 亿元标购竹南科学园区用地,早期原本规划兴建 18 吋晶圆厂,后因应国际市场情势,设厂计划延缓转朝先进封测厂,以高端制程技术及封装测试服务,提高国际竞争优势。

 

台积电作为全球最大的纯晶圆代工厂,此之前分别在台湾桃园、新竹、台中和台南设有先进的 IC 封装和测试工厂,在中国南京和上海也设有工厂。根据台积电官网显示,目前为止,台积电晶圆厂包括 6 个 12 英寸晶圆厂,6 个 8 英寸晶圆厂和 1 个 6 英寸晶圆厂。此次建厂目的在于助力台积电进军高端 IC 封装测试服务,以提供具有先进 3D 封测技术的一站式服务。

 

 

 

在 2012 年,TSMC 与 Xilinx 一起推出了当时最大的 FPGA,它由四个相同的 28nm FPGA 芯片并排安装在硅中介层上。他们还开发了硅通孔(TSV),通过微凸点和再分布层(RDL)将这些构件相互连接。台积电基于其构造,将该集成电路封装解决方案命名为“基片上晶圆封装”(CoWoS)。这种基于 block 和 EDA 支持的封装技术已成为高性能和高功率设计的行业标准。当今最常见的应用是将 CPU / GPU / TPU 与一个或多个高带宽内存(HBM)组合在一起。

 

台积电于 2017 年宣布了集成式 FanOut 技术(InFO)。它使用聚酰胺薄膜代替 CoWoS 中的硅中介层,从而降低了单位成本和封装高度,这两项都是移动应用的重要标准。台积电已经出货了数千万个用于智能手机的 InFO 设计。

 

台积电于 2019 年推出了集成芯片系统(SoIC)技术。使用前端(晶圆厂)设备,TSMC 可以非常精确地对准,然后使用许多间距狭窄的铜焊盘进行压焊设计,以进一步减小形状系数,互连电容和功率。

 

InFO 通常被用于对成本更加敏感且功耗较低的市场,除此之外,还有一些其他领域也可以用到 InFO。SoIC 技术提供了用于集成到 CoWoS 和 / 或 InFO 设计中的多管芯模块。

 

台积电的最新创新,SoIC 技术是将多个 dice 堆叠到“ 3D 构件”(又称为“ 3D 小芯片”)中的一种非常强大的方法。如今,在垂直堆叠的芯片中,利用 SoIC 技术每 mm2 能够实现约 10,000 个互连。每平方毫米 100 万个互连的开发工作正在进行中。3D-IC 爱好者(包括我自己)一直在寻找一种封装方法,这种方法能够实现这种细粒度的互连,进一步减少形状因素,消除带宽限制,简化模具堆的热管理,并将大型、高度并行的系统集成到集成电路封装中。顾名思义,即“ System on IC”,该技术可以满足这些挑战性的要求。SoIC 和 SoIC +令人印象深刻的功能将在此处进一步说明。台积电的 EDA 合作伙伴正在努力通过用户友好的设计方法来补充该技术。我希望 IP 合作伙伴能够尽快提供 SoIC 就绪的小芯片和仿真模型,以方便用户地集成到 CoWoS 和 InFO 设计中。

 

借助上述封装技术,台积电正在率先对半导体业务进行另一项变革。CoWoS,InFO 尤其是 SoIC 使半导体和系统供应商能够从当今较低复杂度(和较低价值)的组件级 IC 迁移到 IC 封装中非常高复杂度和高价值的系统级解决方案。这三种先进的 IC 封装解决方案正在加速一个重要的行业趋势:IC 和系统价值创造的很大一部分正从芯片转移到封装。