与非网 10 月 16 日讯,经过几十年的快速发展,大规模集成电路已经成为信息技术的核心。IC 制造工艺随着摩尔定律的发展而不断发展,如今 7 纳米工艺已进入生产阶段,5 纳米和 3 纳米工艺也在稳步推进。工艺节点的每一次突破都伴随着性能提升和功耗下降。但是,随着 IC 制造工艺的复杂性急剧增加,流片成本也大大增加。例如,用于构建新的 GPU, CPU 或 SoC 的设计成本为 3000 万,这给很多领域的芯片设计带来了巨大挑战 。

 

在摩尔定律的指引下,芯片上集成的晶体管数量不断超越人们的想象,芯片性能也不断升级,同时成本逐年下降。

 

但随着半导体制造工艺的不断升级,从 7nm、5nm 到 3nm 等延伸下去,越来越接近物理极限,而工艺提升所带来的成本效益也越来越不明显,仅靠工艺节点提升已无法满足市场需求。如何让芯片继续提升算力的同时降低成本?业界需要在其他途径上再想对策。

 

Chiplet 芯粒技术就是一个新的探索。

 

日前,在 IC CHINA 2020 的开幕式上,芯原股份创始人、董事长兼总裁戴伟民详细解读了 Chiplet 芯粒这一新技术,并剖析了时下 Chiplet 面临的新机遇。

 

Chiplet 最早由 Marvell 创始人周秀文提出,在 ISSCC2015 上,周秀文率先提出 MoChi(Modular Chip,模块化芯片)架构的概念。据戴伟民介绍,MoChi 是许多应用的基准架构,包括物联网、智能电视、智能手机、服务器、笔记本电脑、存储设备等。

 

戴伟民认为,先进工艺中只有 22nm、12nm 和 5nm 这三个工艺节点是“长命节点”,其他中间节点的“寿命”都比较短。而且,并非每种芯片都需要 5nm 这样的尖端工艺,因为不是每一家公司都能负担起 5nm 工艺的成本,于是 Chiplet 这种将不同工艺节点的 die 混封的新形态是未来芯片的重要趋势之一。

 

据戴伟民介绍,目前将 Chiplet 运用做得最好的是 AMD。在一块芯片上,CPU 用的是 7nm 工艺,I/0 使用的是 14nm 工艺,与完全由 7nm 打造的芯片相比成本大约降低了 50%。

 

AMD 是最会做大芯片的公司,连它都能接受小芯片,这很好的证明了 Chiplet 的发展前景。”戴伟民表示。

 

戴伟民在演讲中还特别强调,封装和接口对于 Chiplet 的重要性。台积电的 CoWoS 技术和英特尔的 Foveros 3D 立体封装技术都为 Chiplet 的发展奠定了基础,另外还可以通过有源中介层集成很多有源器件,包括模拟电路、IO 接口、各种接口的物理层、可扩展的片上网络等。

 

接口则代表了标准问题,芯片拼接在一起需要有一致的互联协议。所以,戴伟民表示,何时切入 Chiplet 领域很关键,如果过早切入,则没有标准可以依靠,设计好的成品可能会面临日后的接口不匹配等问题。戴伟民还透露,国内正在酝酿一个 Chiplet 联盟,未来共同参与一些相关标准的制定。

 

整体来看,Chiplet 给半导体全产业链都带来了新的机会。戴伟民指出,芯片设计环节能够降低大规模芯片设计的门槛;半导体 IP 授权商能升级为 Chiplet 供应商,提升 IP 的价值且有效降低芯片客户的设计成本;芯片制造与封装环节能够增设多芯片模块(Multi-Chip Module,MCM)业务,Chiplet 迭代周期远低于 ASIC,可提升晶圆厂和封装厂的产线利用率;标准与生态环节,则能够建立起新的可互操作的组件、互连、协议和软件生态系统。例如,作为 IP 供应商的芯原提出了 IP as a Chip(IaaC)的理念,旨在以 Chiplet 实现特殊功能 IP 从软到硬的“即插即用” ,解决 7nm、5nm 及以下工艺中性能与成本的平衡,并降低较大规模芯片的设计时间和风险。

 

此外,戴伟民还表示,做企业的境界分为四层,第一层为做产品,第二层为提供服务和平台,第三层为打造生态,最高境界为做标准。“我们正在从提供服务和平台的境界向打造生态的境界过渡,未来将继续致力于推动集成电路产业生态建设。”