206
机器学习驱动的根本原因分析可加快设计的收敛
相较于传统的 LVS 检查方法，创新的 Explorer LVS 可提高 30 倍速度，同时内存使用降低 30 倍。
新思科技（Synopsys）近日宣布推出最新版本 IC Validator 物理验证解决方案，该解决方案包含多项创新技术，可加快前沿应用推向市场的时间。IC Validator 独特的弹性 CPU 调配技术可为本地和云环境的物理签核节省多达 40％的计算时间。另一项创新技术是机器学习驱动的根本原因分析，可自动识别关键的设计规则检查（DRC）问题，从而更快地实现 DRC 的收敛。此外，与传统 LVS 技术相比，Explorer LVS 可使 SoC 的运行时间提高 30 倍且调试速度得到数量级的提升。
“设计规模不断扩大、制造复杂性不断升级，处于前沿设计的客户日益面临设计收敛的挑战，因此及时的物理验证收敛对于满足严苛的流片时间至关重要。新思科技 IC Validator 的创新功能将为开发者提供更高的性能、更高的生产率并加速芯片上市的时间。”
——Raja Tabet
芯片设计集团高级副总裁
新思科技
作为新思科技 Fusion Design Platform™和 Custom Design Platform™的重要组成部分， IC Validator 是一款全面且具有高度可扩展性的物理验证解决方案。该解决方案包括 DRC、LVS、可编程式电学规则检查（PERC）、虚拟金属填充和 DFM 等增强功能。IC Validator 采用智能内存感知负载调度和均衡技术，具有高性能和高度可扩展性等特点，可最大限度地利用主流硬件。此外，它可以在多台机器上同时使用多线程和分布式处理，并且可扩展到 1000 多个 CPU，优势显著。
新思科技 Fusion Design Platform 中的 IC Validator 验证可实现快速 DRC 检查、自动修复、时序的填充和签核、以及与 STAR RC™集成，从而可加快收敛速度。IC Validator 的实时 DRC 检查技术可为新思科技 Custom Design Platform 按需实现实时 DRC 监测。
下载ECAD模型
