由于Sondrel提供了从设计到芯片交付的ASIC生产的全包式服务,因此它知道在制造和测试过程的每个阶段服务所发生的情况。它说,它已经注意到SOC封装设计和制造的交货时间增加,特别是可能影响整个项目时间表的倒装芯片BGA。

 

Sondrel的工程主管Ed Loverseed解释说:“人们认为他们必须按固定的顺序进行操作,因此,在完成设计并准备将其粘贴到晶圆厂之前,不要整理凹凸点和球坐标。不幸的是,现在增加的包装交货时间可能意味着将在准备包装之前生产硅。这将导致整个过程的延迟,从而使设备无法按预期投入市场。”

 

冲模垫

 

一旦意识到此问题,Sondrel便设计了解决方案。通过分配裸片凸点并确定它们相对于裸片角的x / y坐标,可以在完成顶层物理设计和最终RDL布线之前,通过生成凸点坐标来更早地开始SoC封装规划和设计。

 

负责该项目的首席工程顾问Alaa Alani解释说:“使用布局图和SoC分区的位置,可以确定IP厂商指定的每个宏和PHY的凹凸位置。对于诸如PCIe,HDMI等硬宏,凸块的位置由它们相对于宏角的相对偏移量来指定,而在软宏(例如DDR)中,凸块的位置取决于凸块分配中使用的特定模式和最小间距。”

 

他补充说:“仍然必须对照最终的芯片布局检查最终的凸块分配,但是我们发现这种方法可以提供出色的一阶近似值,足以启动SoC封装规划和设计。” “因此,我们消除了潜在的延迟,我建议其他人遵循此步骤尽早开始凹凸布局。”

 

基板内层

 

包装球出来