在不久前的技术论坛上台积电强调3 纳米制程将照时程于2022 下半年正式量产。三星采用GAA 架构的3 纳米制程技术已正式流片(Tape Out),对全球只有这两家能做到5 纳米制程以下的半导体晶圆代工厂来说,较劲意味浓厚。

 

外媒报道指出,三星3 纳米制程流片进度是与新思科技(Synopsys)合作,加速为GAA 架构的生产流程提供高度优化参考方法。因三星3 纳米制程不同于台积电或英特尔的FinFET 架构,而是GAA 架构,三星需要新设计和认证工具,因此采用新思科技的Fusion DesignPlatform。制程技术的物理设计套件(PDK)已在2019年5 月发布,并2020 年通过制程技术认证。预计此流程使三星3 纳米GAA 结构制程技术用于高性能运算(HPC)、5G、行动和高阶人工智能(AI)应用芯片生产。

 

根据三星的说法,与5nm制造工艺相比,3nm GAA技术的逻辑面积效率提高了35%以上,功耗降低了50%,性能提高了约30%。

 

三星代工设计技术团队副总裁Sangyun Kim表示:“三星代工是推动下一阶段行业创新的核心,我们不断进行基于工艺技术的发展,以满足专业和广泛市场应用不断增长的需求。我们最新的、先进的3nm GAA工艺受益于我们与Synopsys的广泛合作,Fusion Design Platform加速准备以有效实现3nm工艺的承诺,证明了这些关键联盟的重要性和好处.”

 

“GAA晶体管结构标志着工艺技术进步的一个关键转折点,这对于保持下一波超大规模创新所需的缩放轨迹至关重要。”Synopsys数字设计部总经理Shankar Krishnamoorthy表示, “我们与三星代工厂的战略合作支持共同交付一流的技术和解决方案,确保这些扩展趋势的延续以及这些为更广泛的半导体行业提供的相关机会。”

 

3nm GAA工艺流片意味着该工艺距离大规模应用又近了一步,不过最终的进度依然不明确,三星最早表示在2021年就能量产,后来推迟到2022年,而明年台积电3nm工艺即将量产。对台积电而言,Gate-all-around FETs(GAAFET)也是其发展路线图的一部分。预计该公司在其“后N3”技术(可能是N2)中使用新型晶体管架构。

 

GAA(Gate-all-around)架构是周边环绕着Gate 的FinFET 架构。照专家观点,GAA 架构的晶体管提供比FinFET 更好的静电特性,可满足某些栅极宽度的需求。这主要表现在同等尺寸结构下,GAA 的沟道控制能力强化,尺寸进一步微缩更有可能性。相较传统FinFET 沟道仅3 面被栅极包覆,GAA 若以纳米线沟道设计为例,沟道整个外轮廓都被栅极完全包裹,代表栅极对沟道的控制性更好。

 

3 纳米GAA 制程技术有两种架构,就是3GAAE 和3GAAP。这是两款以纳米片的结构设计,鳍中有多个横向带状线。这种纳米片设计已被研究机构IMEC 当作FinFET 架构后续产品进行大量研究,并由IBM 与三星和格罗方德合作发展。三星指出,此技术具高度可制造性,因利用约90%FinFET 制造技术与设备,只需少量修改的光罩即可。另出色的栅极可控性,比三星原本FinFET 技术高31%,且纳米片通道宽度可直接图像化改变,设计更有灵活性。

 

对台积电而言,GAAFET(Gate-all-around FETs)仍是未来发展路线。N3 技术节点,尤其可能是N2 节点使用GAA 架构。目前正进行先进材料和晶体管结构的先导研究模式,另先进CMOS 研究,台积电3 纳米和2 纳米CMOS 节点顺利进行中。台积电还加强先导性研发工作,重点放在2 纳米以外节点,以及3D 晶体管、新存储器、low-R interconnect 等领域,有望为许多技术平台奠定生产基础。台积电正在扩大Fab 12 的研发能力,目前Fab 12 正在研究开发N3、N2 甚至更高阶制程节点。