1回答

0收藏

ALTERA 芯片 高速收发器的调试问题

FPGA/DSP FPGA/DSP 2207 人阅读 | 1 人回复 | 2012-05-24

  我在altera芯片EP4CGX75CF23C8N上弄了一个serdes的调试程序,只调用到其中的serdes IP和相应的reconfig IP,将serdes IP 配置为deterministic latency 下的 X4 bonded protocol。采用的是内回环的方式,有4路,每路均可以收发。但是在不同的板子上会有不同的结果出现,比如在A板上可以使1,2路上得收发没有问题,但是在B板上就不行了。还有在IP的配置上如果加上使能PFD PLL 的选项,就会使得在B板上可以通2路,但是在A板上又不行了。不知道可能的原因会是什么,还望各位高手指教!小菜不胜感激!
分享到:
回复

使用道具 举报

回答|共 1 个

倒序浏览

沙发

Gary-115074

发表于 2012-5-31 11:15:31 | 只看该作者

回复:ALTERA 芯片 高速收发器的调试问题

我也想用cyclone4的serdes
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 注册/登录

本版积分规则

关闭

站长推荐上一条 /2 下一条