亲，“电路城论坛”已合并升级到更全、更大、更强的「新与非网」。了解「新与非网」

与非网论坛»论坛首页 › 电子设计 › 开发板专区 › ispClock5400D评估板

查看: 377|回复: 0

ispClock5400D评估板

TA的每日心情

	开心 2013-9-2 09:06

签到天数: 11 天

连续签到: 1 天

[LV.3]偶尔看看II

发表于 2012-7-31 16:17:46 | 显示全部楼层 |阅读模式

分享到：

ispClock5400D评估板包含了设计人员对完全组装的印刷电路板上的ispClock5406D在系统可编程差分时钟分配器件进行快速配置和评估的所有所需。该评估板还可以单独使用，用来查看5400D器件的性能和在系统可编程或用作LatticeECP3 FPGA评估板的副板和时钟源：

LatticeECP3串行协议板
LatticeECP3视频协议板

四层板支持48引脚QFNS封装，提供一个用户I/O插头和一个JTAG编程电缆连接器。安装的SMA连接器用来为接入的高速I/O信号提供好的信号完整性。JTAG编程信号可以通过使用一跟连接评估板和PC的ispDOWNLOAD®编程电缆产生。ispPAC-CLK5406D所有的用户可编程特性都可以通过莱迪思半导体公司的PAC-Designer® 软件方便地进行配置。