每日一练8.14#去耦电容的作用

tian2659

  为鼓励大家动手动脑，早日成为技术大牛。电路城论坛现在推出#每日一练#栏目，由版块版主出题及提供答案，内容涉及电源，射频，单片机等各种技术话题。我们会在周一至周五的早上10：30更新问题和前天问题的解题思路及答案。欢迎大家参与。

本期内容来源于：        Casper.T，电子与通信工程专业，在读硕士，对模拟通信，智能电子设计以及FPGA图像处理和加速器有丰富的设计经验。现主要从事电子信息技术运营方面的工作。 首先要解释一下耦合，耦合就是互相影响，正如变压器的原边会影响副边，同时副边也会影响原边。比如我们在做高速电路设计的时候，为什么要有那么多去耦电容？到底什么是去耦？到底需要多大的去耦电容呢？为什么是很多个小电容并联而不是用一个大电容（值是一样大的啊）？为什么说小电容要靠近电源管脚而大电容可以远一些？这里的这些问题，涉及到很多信号完整性问题。 那么去耦，就是减少耦合，减少互相影响。其实这里的去耦电容跟滤波电容的意思是一样的。但是为什么要另起一个名字呢？电源分布系统PDS的目标是为每个芯片的电源和地引脚提供恒定可靠范围的工作电压，通常噪声预算的波动小于5%。由于PDS和具体的芯片之间会有许多过孔、封装引线、不同的电源平面等，当高速电路时钟沿到来变化，进行门电路切换等时，由于V=L*di/dt，由于门电路切换非常快，di/dt将会很大，即便是很小的回路电感也会感应出比较大的感应电压，这个就是“地弹”。另外，变化的电流经过PDS的互连线的阻抗时引起电压降，这个就是“轨道塌陷”。有了这个理论基础之后，我们就可以明确去耦的目的，去耦电容的目的就是为了尽量减小这两种作用对电压的影响。低频时，添加低阻抗的电容来提供电荷补给。高频时，回路电感影响会比较大，所以在电容的摆放位置，容值大小，ESL上的选择要尽量使回路电感低。于争博士在他的书和文章里曾经提到去耦的两种解释，我个人理解上，觉得这两种解释对应的分别是低频和高频两种情况，但本质上都是希望减小PDN上的电压突变，这就是去耦。 如上图所示，一个LDO的输入和输出各加了两个电容，分别是104和10uF。 显然电容是具有滤波的作用，但是这跟模电上的RC、LC、RLC滤波不一样，只有一个C，这样也能滤波的，滤波的频率叫自谐振频率。 上图中，NPO电容的自谐振频率呈V字形，而Z5V电容则呈U字形，说明了NPO电容的滤波特性更好，同时，也最容易滤掉虚线对应的频率（就是自谐振频率）。 此外，电容工作在虚线左边的频率范围内，呈电容的特性，而虚线右边，则呈电感的特性。 问：由上述分析，试试分析造成电容产生谐振的原因以及如何计算电容的自谐振频率？ 答： 游客，如果您要查看本帖隐藏内容请回复 答案汇总：https://www.cirmall.com/bbs/thread-161132-1-1.html 参与讨论，即可快速获取以下几本电源书籍（电子版） 想成为论坛版主？想在#每日一练#展现你的技术才华？请联系工程师小助手Q：2740521371或邮箱：yanfen.mo@supplyframe.cncaihong.xiao@supplyframe.cn

e-man

实际的电容有电感、电阻，比如datasheet里面提到的ESL、ERS.因此可以形成RLC谐振,串并联谐振电路的自谐振频率都可以通过

lzx88888888

11111111

yuanshi123

赞赞赞

you1234560

学习学习

grlawwf

666666

我为懒人

学习一下

xiaomingggg

赞赞赞

langyalinrui

zhufacai1998

谢谢