请教大神，FPGA接负载后输出电压不够的原因

h270947677 · 发表于 2012-2-22 12:12:13

不接负载时，输出高定平是3.3V，接完负载输出高定平为1.2V。软件上面没有问题，已经验证过，请教大神指导。

twboy · 发表于 2012-4-27 18:23:41

你是說 FPGA 的接腳接到其他的元件後, 高電位變成了 1.2V ?
查一下你的元件說明書, 看看接入電壓及電流的規格, 和 FPGA 的扇出規格是否相容 !!

rocetech · 发表于 2013-5-10 01:57:49

考虑共地问题检查电压匹配

Garfield-201677 · 发表于 2013-10-10 15:20:05

应该是驱动问题
FPGA不是有增强输出管脚吗？
试试

回复:请教大神，FPGA接负载后输出电压不够的原因