*** BY ***! 带你快速上手小脚丫FPGA开发板之——2.3-8译码器！

_张泽_

搞定了LED之后，我们就可以试着做一个3-8译码器，来巩固一下组合逻辑的Verilog描述方法。

_张泽_

在这个实验里我们将学习如何用Verilog来实现组合逻辑。
组合逻辑电路是数字电路的重要部分，电路的输出只与输入的当前状态相关的逻辑电路，常见的有选择器、比较器、译码器、编码器、编码转换等等。在本实验里以最常见的3-8译码器为例说明如何用Verilog实现。3-8译码器的真值表如下：
从前面的实验可以知道，当FPGA输出信号到LED为高电平时LED熄灭，反之LED变亮。同时我们可以以开关的信号模拟3-8译码器的输入，这样控制开关我们就能控制特定的LED变亮。

1. 
   
2. // ********************************************************************
   
3. // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<<
   
4. // ********************************************************************
   
5. // File name    : decode38.v
   
6. // Module name  : decode38
   
7. // Author       : ***
   
8. // Description  : 3-8decode control LED
   
9. // Web          : www.stepfpga.com
   
10. //
    
11. // --------------------------------------------------------------------
    
12. // Code Revision History :
    
13. // --------------------------------------------------------------------
    
14. // Version: |Mod. Date:   |Changes Made:
    
15. // V1.0     |2017/03/02   |Initial ver
    
16. // --------------------------------------------------------------------
    
17. // Module Function:利用3路开关的状态作为输出，通过3-8译码实现控制LED灯的显示。
    
18. 
    
19. module decode38 (sw,led);
    
20. input [2:0] sw;                                                        //开关输入信号，利用了其中3个开关作为3-8译码器的输入
    
21.         output [7:0] led;                                                //输出信号控制特定LED
    
22. 
    
23.         reg [7:0] led;                                                  //定义led为reg型变量，在always过程块中只能对reg型变量赋值
    
24. 
    
25.         //always过程块，括号中sw为敏感变量，当sw变化一次执行一次always中所有语句，否则保持不变
    
26.         always @ (sw)
    
27.         begin
    
28.                 case(sw)                                                   //case语句，一定要跟default语句
    
29.                         3'b000:        led=8'b0111_1111;                         //条件跳转，其中“_”下划线只是为了阅读方便，无实际意义  
    
30.                         3'b001:        led=8'b1011_1111;                         //位宽'进制+数值是Verilog里常数的表达方法，进制可以是b、o、d、h（二、八、十、十六进制）
    
31.                         3'b010:        led=8'b1101_1111;
    
32.                         3'b011:        led=8'b1110_1111;
    
33.                         3'b100:        led=8'b1111_0111;
    
34.                         3'b101:        led=8'b1111_1011;
    
35.                         3'b110: led=8'b1111_1101;
    
36.                         3'b111:        led=8'b1111_1110;
    
37.                         default: ;
    
38.                 endcase
    
39.         end
    
40. 
    
41. endmodule

复制代码

_张泽_

完成代码并综合，之后就是分配管脚，这一步千万不要忘记，如果忘记会导致综合器将管脚自动分配，这样程序肯定是实现不了的了。
分配管脚图如下：

下载完程序后就可以实现3个开关控制不同LED灯的显示，3-8译码器完成。

jinglixixi

学习了！！！

不留~丶痕迹

不错不错，本小白跟着学

ky123

不留~丶痕迹 发表于 2017-10-8 21:29
不错不错，本小白跟着学

给你参考
http://www.stepfpga.com/doc/step ... 8%E6%95%99%E7%A8%8B
然后说，早安~

ky123

jinglixixi 发表于 2017-8-12 12:23
学习了！！！

这个比较全
http://www.stepfpga.com/doc/step ... 8%E6%95%99%E7%A8%8B
然后说，早安~

jinglixixi

ky123 发表于 2017-10-9 08:58
这个比较全
http://www.stepfpga.com/doc/step-mxo2%E5%85%A5%E9%97%A8%E6%95%99%E7%A8%8B
然后说，早安~ ...

谢谢！！！