PLL的电源管理设计

2012/11/23 作者：亚德诺半导体

加入交流群

扫码加入
获取工程师必备礼包
参与热点资讯讨论

PLL的电源管理设计

767.18 KB

锁相环(PLL)通常用于提供无线电接收机和发射机中的本振(LO)功能，也可用于时钟信号分配和降噪，以及用作高速模数转换器和数模转换器的时钟源。随着PLL噪声的降低，电源噪声的影响逐渐凸显，某些情况下甚至会限制噪声性能。本文讨论基本的PLL以及PLL各构建模块的电源管理要求。

公司介绍

亚德诺半导体全称为亚德诺半导体技术有限公司（analog devices,inc.）简称ADI。是一家专营半导体传感器和信号处理ic的卓越的供应商，ADI将创新、业绩和卓越作为企业的文化支柱，并基此成长为该技术领域最持久高速增长的企业之一。ADI是业界卓越的半导体公司，在模拟信号、混合信号和数字信号处理的设计与制造领域都发挥着十分重要的作用。

前往企业专区

《ADI系统方案精选合集》电子书下载

企业社区: RF中文社区; ROHM技术社区; 恩智浦技术社区; ST中文论坛

产品矩阵: Datasheet5; bom2buy; Supplyframe XQ; Supplyframe CIQ; Atlas 芯耀计划

特色服务: 产业图谱; 企业入驻; 客户服务; 内容合作; 电子新闻信

关于我们: 公司介绍; 联系我们; 加入我们; 使用指南; 用户使用协议; 网站地图; 隐私政策; 隐私设置

集团旗下: Supplyframe DesignSense; Supplyframe Commodity IQ; Supplyframe DirectSource; Supplyframe CPQ; OEMsTRADE; Samacsys; Hackaday

ICP经营许可证苏B2-20140176 | 苏ICP备14012660号-6 | 苏公网安备 32059002001874号

扫码关注
获取工程师必备礼包
板卡试用/精品课

公众号
扫码加入
获取工程师必备礼包
参与热点资讯讨论

官方群
电子硬件助手

元器件查询

小程序