LVS 盒处理可帮助设计师迅速完成出色设计

2015/08/06
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

LVS 盒处理可帮助设计师迅速完成出色设计

685.30 KB

IC设计验证过程中,如何既保持原有的设计版图和层次结构,同时又满足客户对设计流程性能更好更快的一贯要求,无疑是设计人员面临的一项重大挑战。设计师必须始终在性能、数据大小和准确性之间进行权衡。本文详细阐述了有关全新 Calibre nmLVS 盒的运作流程,其设计权衡,以及如何根据设计团队的需求选择使用白盒、黑盒或灰盒而从中获益。

了解全新 Calibre nmLVS 盒处理功能有助于设计人员利用以下方式管理相关设计权衡:

  • 正确使用常规盒、黑盒和灰盒等功能选项,其中包含保留黑盒及灰盒内单元的内部层次结构。
  • 在设计开发过程中,对 IP、缺失 IP及不完整模块的管理。
  • 运行电路验证和下游流程,可确保 IP及宏单元块的层次结构未曾改变。
  • 在设计之前、设计过程及设计之后,对性能与准确性之间权衡利弊的管理。

公司介绍

西门子EDA是全球三大电子设计自动化(EDA)供应商之一,前身为1981年成立的Mentor Graphics,2016年被西门子集团收购后并入数字化工业软件部门,2021年1月正式更改为现名。该公司提供覆盖集成电路设计、验证、制造及封装的全流程工具链,核心产品包括Calibre制造解决方案、Xpedition PCB设计平台、Solido仿真套件及Veloce硬件验证系统。其技术布局涵盖AI加速验证、3D IC集成、汽车电子硅前验证(PAVE360平台)等领域,Calibre nmPlatform、Analog FastSPICE平台获得台积电N3E及N2工艺认证 ,并与台积电扩展战略合作认证多项EDA工具用于N3C、N2P及A16等先进制程。

前往企业专区