Supplyframe Supplyframe XQ Datasheet5 芯耀 Findchips 与非AI
关注我们
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询
EN / 中文

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入
资料
全部 消费类电子 技术方案 中文全文下载 白皮书
  • mPower 简介 - 为任何规模的完整设计提供不折不扣的电源完整性
    电源完整性分析用于评估电路，确定其在实现后能否提供符合设计／预期的性能和可靠性。设计人员必须能够验证从 RTL／门级到芯片级集成，直到封装和电路板系统级的模拟和数字电源完整性。mPower 工具集是一种创新的自动化电源完整性验证解决方案，它将模拟和数字 EM、IR 压降及功耗分析整合为一个完整、可扩展的解决方案，实现面向所有技术和所有设计类型且高度可信的功耗分析。
    资源大小：2.72 MB
    下载资料
  • 创新的 UPMEM PIM-DRAM 需要创新的电源完整性分析
    UPMEM 提出的创新型 PIM-DRAM 模块有望让 IC 行业节省大量的资源和运营成本。但是，要想取得市场成功，UPMEM 必须确保他们的新模块能够有效地满足市场对功耗和可靠性的要求。由于使用 mPower 集成式功耗分析流程可以严格且易用的分析模拟和数字电路，因而 UPMEM 确信他们的新 PIM-DRAM 模块能够提供符合设计期望的功耗、性能和可靠性。
    资源大小：1.23 MB
    下载资料
  • 云中 EDA – 为什么是现在？
    云计算对我的企业而言有哪些价值？了解云何以成为 IC 验证的可行选项，并探索您的企业如何以最佳方式使用云资源，来扩展成熟工艺节点和前沿技术的计算选项.
    资源大小：1.85 MB
    下载资料
  • Calibre nmLVS-Recon 技术加快上市时间
    有一个趋势非常明显……流片变得越来越困难，需要的时间也越来越长。作为日益壮大的创新性早期设计验证技术套件的一部分，Calibre nmLVS-Recon 工具使设计团队能够快速检查 “存在问题” 和不成熟的设计，以便更快、更早地发现并修复具有重大影响的电路错误，从而在总体上缩短流片排程和上市时间。
    资源大小：1,018.32 KB
    下载资料
  • 云端可靠性验证带来 显著的运行时间优势
    设计复杂性和上市时间压力迫使公司纷纷寻找创新的方法来利用所有可用的资源。“非内部部署” 云计算环境提供了一个可扩展、可持续的平台，能够大幅改善 Calibre PERC 流程和其他严苛的 EDA 计算任务的运行时间。在云硬件资源上运行 Calibre PERC 验证流程以满足高峰使用需求，可以提高生产率并加快周转速度。了解云计算的成本 / 效益关系，有助于公司确定可提供最大
    资源大小：768.76 KB
    下载资料
  • 自对齐多重曝光轨道分解技术
    一旦决定使用特定的 SAMP 工艺，设计人员就必须确定最佳版图分解，以生成所需的掩膜版，同时遵守所有相关的设计规则。IMEC 和 Siemens Digital Industries Software 共同介绍了生成符合 DRC 要求的轨道（线条）掩膜版的分解要求和技术。Calibre 多重曝光工具不仅可以自动执行分解过程，还能帮助设计人员在绘制的目标形状无法正确生成轨道掩膜版时更快、更准确地调试
    资源大小：887.58 KB
    下载资料
  • 利用自动静态检查验证提高电路性能和可靠性
    集成电路 (IC) 技术的进步，例如技术节点缩小、新型处理技术和材料以及片上无源器件的集成等，都促使 IC 设计的复杂性快速增加。特征项尺寸的缩小提高了器件集成密度，有助于以更低的成本在芯片上增加更多功能。
    资源大小：654.11 KB
    下载资料
  • 通过基于单元的 P2P/CD验证评估 ESD 稳健性
    静电放电 (ESD) 是集成电路 (IC) 设计中最老生常谈的可靠性问题之一。当两个带电物体之间突然出现意外电流时，就会发生 ESD 事件。在 IC 中，ESD 通常由电气短路或介电质击穿引起。ESD 事件总是会对电路造成物理损害，要么导致器件立即失效，要么导致电路出现不太明显的减损，从而降低器件的总体性能和可靠性。
    资源大小：722.96 KB
    下载资料
  • 使用机器学习对 ECD 进行建模以改进 CMP 仿真
    化学机械平面化 / 抛光 (CMP) 是在半导体芯片和电子器件的多级互连制造过程中使用的一项关键技术1,2。芯片制造中使用的许多工艺步骤都要求晶圆具有平整（光滑）表面，以确保在生成下一层结构的光刻过程中曝光出正确的图形。CMP 作为一项实现表面平坦的关键工艺，用来满足精确焦深 (DOF) 和光刻要求，并进一步精确支持后续构建多级互连导线、高 k 替代金属栅极晶体管、3D 堆叠芯片、3D NAND
    资源大小：1.35 MB
    下载资料
  • mPower 简介：为任何规模的完整设计提供不折不扣的电源完整性
    电源完整性分析用于评估电路，确定其在实现后能否提供符合设计／预期的性能和可靠性。设计人员必须能够验证从 RTL／门级到芯片级集成，直到封装和电路板系统级的模拟和数字电源完整性。mPower 工具集是一种创新的自动化电源完整性验证解决方案，它将模拟和数字 EM、IR 压降及功耗分析整合为一个完整、可扩展的解决方案，实现面向所有技术和所有设计类型且高度可信的功耗分析。  
    资源大小：2.72 MB
    下载资料
  • 创新的 UPMEM PIM-DRAM 需要创新的电源完整性分析
    UPMEM 提出的创新型 PIM-DRAM 模块有望让 IC 行业节省大量的资源和运营成本。但是，要想取得市场成功，UPMEM 必须确保他们的新模块能够有效地满足市场对功耗和可靠性的要求。由于使用 mPower 集成式功耗分析流程可以严格且易用的分析模拟和数字电路，因而 UPMEM 确信他们的新 PIM-DRAM 模块能够提供符合设计期望的功耗、性能和可靠性。  
    资源大小：1.23 MB
    下载资料
  • 自动化后处理 DRC 错误可提高调试效率
    自动化后处理 DRC 调试流程使设计人员能够更快、更准确地分析和修复（或豁免）各种复杂的错误条件。通过为设计人员提供有关各种 DRC/DFM 错误的更精确和更详细的信息、自动化错误分析和处理以及关于错误分布的可视化显示，高级后处理功能不仅可以帮助设计团队快速完成调试流程，节省宝贵的时间和资源，同时还能提高设计质量。  
    资源大小：963.82 KB
    下载资料
  • 2.5D 和 3D IC 的自动化 ESD 防护验证
    确保您的集成电路 (IC) 设计能够承受静电放电 (ESD) 事件而不会导致损坏或故障，这是 IC 电路设计和验证中极其重要的一项活动。虽然常规 2D IC 已拥有完善的自动化 ESD 验证流程，但 2.5D 和 3D 集成给 ESD 设计和验证提出了新的挑战。尽管有一些设计方法可帮助设计人员在 2.5D 和 3D IC 中实现有效的 ESD 防护，但迄今为止， 这些技术显然缺乏自动化 ESD 验
    资源大小：1.35 MB
    下载资料
  • 使用机器学习对ECD建模以改进CMP仿真
    半机械平面化/抛光（CMP）是制造半导体芯片和电子设备的多级互连过程中使用的一项关键技术。芯片制造中使用的许多工艺步骤需要晶片上的平面（光滑）表面，以确保在为下一层生成结构的光刻过程中正确印刷图案。CMP是用于实现精确焦深（DOF）和光刻要求所需的表面平坦度的关键工艺，并准确支持构建多级互连线、high-k替代金属栅极传输的进一步蚀刻步骤。 
    资源大小：1.24 MB
    下载资料
  • DRC错误的自动处理以提高调试效率
    自动化处理DRC调试流程使设计人员能够更快速、更准确地分析和修复（或免除）各种复杂的错误条件。通过为设计人员提供有关各种DRC/DFM错误的更精确和详细的信息、错误的自动分析和处理以及错误分布的可视化显示，先进的后处理功能不仅可以帮助设计团队快速完成调试流程， 节省宝贵的时间和资源，同时也提高了设计质量。
    资源大小：806.17 KB
    下载资料
  • 2.5D及3D元器件的自动ESD保护验证
    确保您的集成电路 (IC) 设计能够承受静电放电（ESD）事件而不会导致损坏或故障，这是IC电路设计和验证中极其重要的活动。虽然ESD验证的自动化流程已为常规2D IC建立完善，但2.5D和3D集成对ESD设计和验证提出了新的挑战。尽管有一些设计方法可以帮助设计人员在2.5D和3D IC中实现有效的ESD保护，但迄今为止，这些技术明显缺乏自动化ESD验证解决方案。让我们来看看这些集成技术带来的验证
    资源大小：1.37 MB
    下载资料
  • 云端的可靠性验证可带来显着的运行时优势
    设计复杂性和上市时间压力迫使公司寻找创新方法来利用所有可用资源。“非本地”云计算环境提供了一个可扩展且可持续的平台，可以显着改善 Calibre PERC 流程和其他要求苛刻的 EDA 计算任务的运行时间。在云硬件资源上运行 Calibre PERC 验证流程以满足高峰需求使用可以提高生产力并加快周转时间。 了解云计算的成本/收益关系有助于公司确定提供最大回报的最佳配置。
    资源大小：719.52 KB
    下载资料
  • 通过自动插入过孔减少IR 和 EM 问题
    IR 压降和 EM 问题会大幅减损先进工艺节点的性能和可靠性。添加过孔是最有效的校正手段，但传统的自定义脚本不仅困难、耗时，而且无法保证设计即正确的过孔。Calibre YieldEnhancer PowerVia 实用工具使用制造要求自动插入无任何 DRC/LVS 错误的过孔。结果显示，EM/IR 结果得到显著改善，包括电流密
    资源大小：578.62 KB
    下载资料
  • IC 中的高级电气规则检查
    电气规则检查 (ERC) 是任何集成电路 (IC) 或芯片设计中设计验证的重要组成部分。ERC 从电气工程的角度验证原理图或 Layout 设计的稳健性，确保电路将按照设计和预期正常运行。ERC 违规可能导致良率降低，甚至可能导致产品交付后发生潜在的电路故障或电气失效。找到并纠正 ERC 错误对于产
    资源大小：670.27 KB
    下载资料
  • 使用电阻和电流密度数据调试 P2P 结果
    点对点电阻和电流密度仿真的调试通常非常耗时，而且需要投入大量资源。将 Calibre RVE 结果查看器与 Calibre PERC 逻辑驱动型版图 P2P 调试流程相结合，可以为设计人员提供快速、有效的方法来查找互连中的潜在问题区域。借助详细的可视化路径分析，设计人员可以更快、更准确地识别、纠正和验证 IC 版图中的
    资源大小：890.95 KB
    下载资料

正在努力加载...

公司介绍

西门子EDA是全球三大电子设计自动化（EDA）供应商之一，前身为1981年成立的Mentor Graphics，2016年被西门子集团收购后并入数字化工业软件部门，2021年1月正式更改为现名。该公司提供覆盖集成电路设计、验证、制造及封装的全流程工具链，核心产品包括Calibre制造解决方案、Xpedition PCB设计平台、Solido仿真套件及Veloce硬件验证系统。其技术布局涵盖AI加速验证、3D IC集成、汽车电子硅前验证（PAVE360平台）等领域，Calibre nmPlatform、Analog FastSPICE平台获得台积电N3E及N2工艺认证 ，并与台积电扩展战略合作认证多项EDA工具用于N3C、N2P及A16等先进制程。

前往企业专区