LVS 盒处理可帮助设计师迅速完成出色设计

2016/12/13
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

LVS 盒处理可帮助设计师迅速完成出色设计

685.30 KB

IC设计验证过程中,如何既保持原有的设计版图和层次结构,同时又满足客户对设计流程性能更好更快的一贯要求,无疑是设计人员面临的一项重大挑战。设计师必须始终在性能、数据大小和准确性之间进行权衡。早在设计之初,采用Calibre nmLVS 的 LVS 盒处理功能来替换不完整或缺失的模块可以大幅降低设计师对昂贵的高性能计算资源的需求并且减少运行中期LVS检查所需的时间,同时继续为下游流程提供所需的设计信息。LVS盒子可以消除不完整设计中固有的无效干扰,让设计团队加快设计开发进程,高效利用昂贵的计算资源,从而为最终的全芯片流片验证“节省”相应的时间和资源。

公司介绍

西门子EDA是全球三大电子设计自动化(EDA)供应商之一,前身为1981年成立的Mentor Graphics,2016年被西门子集团收购后并入数字化工业软件部门,2021年1月正式更改为现名。该公司提供覆盖集成电路设计、验证、制造及封装的全流程工具链,核心产品包括Calibre制造解决方案、Xpedition PCB设计平台、Solido仿真套件及Veloce硬件验证系统。其技术布局涵盖AI加速验证、3D IC集成、汽车电子硅前验证(PAVE360平台)等领域,Calibre nmPlatform、Analog FastSPICE平台获得台积电N3E及N2工艺认证 ,并与台积电扩展战略合作认证多项EDA工具用于N3C、N2P及A16等先进制程。

前往企业专区