有关 High-Level Synthesis (HLS) 的 NVIDIA 案例分析

2018/11/22
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

有关 High-Level Synthesis (HLS) 的 NVIDIA 案例分析

1.08 MB

通过采用应用Mentor Graphics Catapult®的C++ High-Level Synthesis (HLS)流程,NVIDIA®能够将代码简化5倍,将回归测试所需的CPU数量减少1000倍,并且运行多达1000倍的更多测试,从而为他们的设计获得更高的功能覆盖率。HLS将设计时间缩短了 50%,将包括验证在内的总体开发时间缩短了40%,从而弥补了设计复杂度与设计能力之间的差距。本白皮书将讨论NVIDIA在不断发展的视频、相机和显示器标准领域所面临的挑战,以及HLS/C层次流程何以能够助其在此背景下取得成功。

公司介绍

西门子EDA是全球三大电子设计自动化(EDA)供应商之一,前身为1981年成立的Mentor Graphics,2016年被西门子集团收购后并入数字化工业软件部门,2021年1月正式更改为现名。该公司提供覆盖集成电路设计、验证、制造及封装的全流程工具链,核心产品包括Calibre制造解决方案、Xpedition PCB设计平台、Solido仿真套件及Veloce硬件验证系统。其技术布局涵盖AI加速验证、3D IC集成、汽车电子硅前验证(PAVE360平台)等领域,Calibre nmPlatform、Analog FastSPICE平台获得台积电N3E及N2工艺认证 ,并与台积电扩展战略合作认证多项EDA工具用于N3C、N2P及A16等先进制程。

前往企业专区