FPGA配置要逆天了,还有什么能阻止得了它吗?

2014-05-14 10:09:40 来源:EEFOCUS
分享到:
标签:

 

Altera发布了业界第一款支持硬核浮点DSPFPGA,硬核浮点DSP模块将集成在Altera 20nm Arria 10 FPGA和SoC中,也会集成在14nm Stratix 10 FPGA和SoC中。这一革命性的设计会对器件浮点运算性能带来多大的提升,对传统FPGA浮点运算设计带来多大的改变,又会对DSP以及GPU市场带来多大的影响,Altera公司首席DSP产品规划经理Michael Parker、软件和DSP产品市场经理Albert Chang先生连线国内媒体,带来了精彩的内容分享。

 

硬核兼容IEEE754,支持单精度浮点运算

支持硬核浮点DSP的FPGA使用专用硬核电路,能够自然支持IEEE 754单精度浮点。IEEE 754浮点所有复数都位于DSP模块的硬核逻辑中,不会占用可编程逻辑,即使是100%的使用了DSP模块,浮点也支持定点设计中相似的时钟速率。

 

采用TSMC 20nm工艺的Arria 10 系列,浮点运算性能将达到1.5TFLOP的DSP性能,而且是单精度。它的运行频率可以达到400到450MHz,在软件方面支持OpenCL、DSP Builder和浮点宏功能。

 

至于1.5TFLOP的浮点运算是如何计算出的,笔者也作了详细的了解:Arria 10器件10AX066含有660 kLE的逻辑,以及1688个DSP模块,总共有1688个浮点加法器和1688个浮点乘法器。运行在450 MHz的总计3376个浮点运算器性能达到了1520 GFLOPS。德州仪器、Nvidia和AMD也都是采用这一峰值浮点性能判定方法计算其DSP和GPU的峰值GFLOPS的。

 

而采用Intel 14nm三栅极工艺制成的高端FPGA和SOC Stratix 10系列单精度浮点运算可以达到10TFLOP的水平。

 

浮点模块与现有设计是后向兼容,对定点性能没有影响。DSP设计人员可以选择定点或者浮点模式,每一个DSP模块都可以独立运行。

 

极大提高设计效能及资源使用效率

加入硬核浮点模块带来的提升是巨大的,它极大的提高了设计人员的效能,也释放了FPGA的逻辑资源,使其可以供其他任务使用,为设计产品的迅速面市提供了可靠保障。

 

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

作者简介
岳浩
岳浩

与非网记者。8年研发工程师背景,常驻苏州,喜交友。闲时喝喝茶,侃大山;忙时到处跑,找新闻。希望我们的努力对您有所帮助! 邮箱:yuehao@eefocus.com 欢迎与我联系!

继续阅读
FC交换机协议处理芯片MT端口的设计与验证
FC交换机协议处理芯片MT端口的设计与验证

随着网络技术的快速发展,FC交换机对网络协议的分析、故障的定位等功能提出新的挑战。首先提出基于FC交换机协议处理芯片的监控端口(Monitor Port, MT)软核的工作原理;然后对监控端口软核进行了设计与实现;最后在虚拟仿真平台和FPGA验证平台下对MT端口的功能和性能分别进行仿真和测试。

FPGA重点知识13条,助你构建完整“逻辑观”之三
FPGA重点知识13条,助你构建完整“逻辑观”之三

我们的分析从下图开始,下图是常用的静态分析结构图,一开始看不懂公式不要紧,因为我会在后面给以非常简单的解释:

FPGA重点知识13条,助你构建完整“逻辑观”之二
FPGA重点知识13条,助你构建完整“逻辑观”之二

PGA的全局时钟应该是从晶振分出来的,最原始的频率。其他需要的各种频率都是在这个基础上利用PLL或者其他分频手段得到的。

FPGA重点知识13条,助你构建完整“逻辑观”之一

FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的,即解决了定制电路的不足,又克服了原有可编程器件门电路有限的缺点。

一文帮你理清CPU、MPU、SoC、DSP、MPU、PLD,别再傻傻分不清楚
一文帮你理清CPU、MPU、SoC、DSP、MPU、PLD,别再傻傻分不清楚

目前世界上有两种文明,一种是人类社会组成的的碳基文明,一种是各种芯片组成的硅基文明——因为几乎所有的芯片都是以单晶硅为原料制作的,芯片系统的总数比人类的数量还多出数十上百倍。

更多资讯
eFPGA or FPGA SoC,谁将引领下一代可编程硬件潮流?
eFPGA or FPGA SoC,谁将引领下一代可编程硬件潮流?

eFPGA:冉冉升起的新星,eFPGA即嵌入式FPGA(embedded FPGA),是近期兴起的新型电路IP。

使用ECP5 FPGA解决网络边缘智能、视觉和互连应用设计挑战
使用ECP5 FPGA解决网络边缘智能、视觉和互连应用设计挑战

随着传感器、低成本摄像头和显示屏在当今嵌入式设计中的使用量飞速增长,市场上出现了许多激动人心的全新智能和视觉应用。

典型FPGA开发流程及基于FPGA的SOC设计方法
典型FPGA开发流程及基于FPGA的SOC设计方法

FPGA是可编程芯片,因此FPGA的设计方法包括硬件设计和软件设计两部分。硬件包括FPGA芯片电路、存储器、输入输出接口电路以及其他设备,软件即是相应的HDL程序以及最新才流行的嵌入式C程序。

你知道吗?FPGA是这样工作的
你知道吗?FPGA是这样工作的

如前所述,FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的,即解决了定制电路的不足,又克服了原有可编程器件门电路有限的缺点。

为什么说在嵌入式系统设计采用FPGA是理想的选择?
为什么说在嵌入式系统设计采用FPGA是理想的选择?

随着消费电子、物联网等领域的不断发展,用户需求也越来越复杂和多样,因此我们在嵌入式系统设计中必须选择合适的处理器(SoC)系统,当然我们也需要考虑成本、功耗、性能、I/O资源等方面,但是随着实践案例的增多FPGA越来越成为嵌入式系统设计的主流选择。

Moore8直播课堂
电路方案