Supplyframe Supplyframe XQ Datasheet5 芯耀 Findchips 与非AI
关注我们
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

芯片设计

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
类型
新鲜 热门

电路方案

查看更多

文章

查看更多
  • 硬核EDA实战：用Gemini镜像站构建芯片设计自动化审查与验证管线
    Gemini等大模型可用于无缝接入芯片设计流程，通过RskAi聚合镜像站，国内IC工程师可直接调用顶级模型，无需特殊网络环境。本文介绍如何利用AI驱动代码审查、验证环境搭建、时序分析与设计文档自动化，提高芯片设计效率。
    177
    05/12 07:25
    芯片设计 EDA设计
  • 定制IP如何赋能新兴产业增长，并推动半导体创新实现下一次飞跃
    在芯片设计行业中，IP核（IP Core）或称硅IP、半导体IP或设计IP是指预先设计的、经充分验证和可重复使用的电路单元的源代码或者功能块（或称内核），芯片设计公司从IP提供商购买相关IP产品后，由设计师将其集成在整个芯片设计中，从而可以大幅度缩短设计周期并降低设计风险。验证IP（Verification IP，又称VIP）是一种预打包的、可重复使用的代码组件集合，专门用于验证系统级芯片（SoC
    157
    05/07 10:01
    半导体 SoC
    定制IP如何赋能新兴产业增长，并推动半导体创新实现下一次飞跃
  • 【Andes晶心科技诚挚邀请】RISC-V Now!北京、上海深入剖析RISC-V应用与产业实战分享
    【诚挚邀请您一同认识、深度剖析RISC-V】 不论你对于RISC-V熟不熟悉，随着 AI 运算、功耗限制与成本压力重塑芯片设计市场，RISC-V已成为企业重新评估处理器策略的核心。全球RISC-V处理器核心领导供货商晶心科技将于2026年5月12日在北京丽亭华苑酒店、5月14日上海博雅酒店，举办「RISC-V Now! by Andes」研讨会。本次活动打破传统架构论坛的框架，不只谈RISC-V
    390
    05/06 16:29
    RISC-V 芯片设计
    【Andes晶心科技诚挚邀请】RISC-V Now!北京、上海深入剖析RISC-V应用与产业实战分享
  • 从芯片到系统，Multyphysics Fusion重构工程流程
    新思科技收购Ansys后发布的Multiphysics Fusion技术，整合了其领先的芯片设计工具与Ansys的签核分析能力，旨在提高功耗、性能和面积（PPA）表现，加快设计速度并降低成本。该技术适用于增强型多物理场设计能力、面向制造的更高精度多物理场签核、面向高速设计和3DIC Multi-Die系统的模拟能力扩展等领域，特别针对7纳米以下先进工艺带来的多物理场效应，提供电压降感知和热分析，助力工程团队应对复杂设计挑战。
    212
    04/29 08:05
    芯片设计
  • 为什么先进封装会突然从“幕后工艺”走到产业舞台中央？
    先进封装因AI需求突显其重要性，成为系统创新的关键。随着摩尔定律放缓，芯片设计转向分解成多个chiplet并通过先进封装集成，以解决单芯片带来的成本和性能瓶颈。HBM的使用依赖于先进封装，使其成为AI芯片不可或缺的部分。封装不仅是物理连接，还承担着系统架构的功能，涉及逻辑与存储器协同布局、功耗路径优化等。先进封装已成为新的利润池和战略高地，影响AI芯片出货节奏、数据中心GPU供给等多个方面。封装能力的集中导致算力权力进一步集中，国家竞争扩展至封装领域。未来，封装将成为决定算力密度、能效、带宽和成本的核心战场，掌握先进封装即掌握了AI时代硬件文明的组装权。
    714
    04/28 19:24
    芯片设计 先进封装

视讯

查看更多

课程

查看更多
热门作者 换一换
相关标签