文章

• 2026 慕尼黑上海电子展，ALINX FPGA 展品抢先看！

  2026年7月1日至7月3日，慕尼黑上海电子展（electronica China）将在上海新国际博览中心盛大举行。 ALINX 将携最新高端 FPGA 平台、异构计算系统、射频通信方案、FMC 子卡、汽车电子后视镜系统及硬件在环仿真测试等多款方案产品亮相展会。 现场更有展位打卡礼、互动体验礼等多重福利等您领取。欢迎前来体验前沿技术，也把惊喜礼品带回家。 我们把搭载电子后视镜系统的特斯拉Model

  ALINX 官方

  532

  06/20 09:36

  FPGA 开发板
• 低功耗RTC YSN8563｜智能电表续航升级优选方案

  随着国家电网智能电表标准化升级，分时计费、远程抄表、断电数据留存储等功能已成为智能电表行业标配。RTC芯片为智能电表提供基础的时间基准和定时唤醒能力，支撑分时计费与定时抄表等功能的时序逻辑。RTC芯片的性能会影响到电表的计量一致性、及长期运维成本。 一、直击智能电表RTC选型两大痛点 痛点一：电表长期通电，RTC自身耗电不可忽视 智能电表长时间稳定运行，RTC 始终活跃。YSN8563工作电流仅

  深圳扬兴科技有限公司

  343

  06/18 15:47

  智能家居 AR眼镜

  
• N2.535 | YXC扬兴科技邀您共赴2026慕尼黑上海电子展

  N2.535 | YXC扬兴科技邀您共赴2026慕尼黑上海电子展

  深圳扬兴科技有限公司

  300

  06/17 10:22

  晶振 人形机器人

  
• AM调制信号DDS生成FPGA设计 Verilog Vivado VHDL

  本设计实现AM调制FPGA波形生成，使用Vivado和VHDL，通过DDS Compiler IP生成数字波形并预留输出端口，适用于数字调制和DDS波形发生器。设计包括am_mod顶层模块和dds_compiler_0实例，支持多种仿真环境。

  FPGA代码设计学习资料

  441

  06/17 07:03

  vhdl vivado
• UART串口控制12路IO输出Verilog Vivado

  本设计实现了一个基于 UART 串口接收的多路 IO 控制模块，使用 Verilog 在 Vivado 中编写。系统通过串口输入 16 位控制数据，驱动 12 路输出口。设计采用两步接收机制组装控制字，并将其映射到 12 路输出。模块结构清晰，适合快速搭建可下载验证的 IO 控制原型。

  FPGA代码设计学习资料

  82

  06/16 07:27

  verilog vivado
• 软件工程师预判：未来3年，舵机技术的4大迭代趋势

  在机器人与自动化产业高速爆发的当下，很多人会陷入一个认知误区：认为舵机的升级迭代核心在于硬件精进，比如齿轮精度、电机性能、材质工艺等。但深耕舵机软件研发多年，我始终认为：硬件决定舵机的基础上限，软件才是决定产品差异化、智能化、场景适配能力的核心关键。 纵观近几年行业发展，舵机硬件已经趋于同质化，行业竞争早已从硬件堆叠，全面转向软件算法、控制逻辑、智能生态的比拼。舵机的进化，从来不是单一硬件的升级，

  高德诚科技

  204

  06/15 16:42

  舵机
• 什么是可编程时钟芯片

  可编程时钟芯片，是一类能够通过软件指令或硬件引脚配置，动态改变输出时钟频率、相位、信号格式等参数的大规模集成电路。其核心在于“可编程”三个字，打破了传统振荡器“一颗芯片一个频率”的桎梏，实现了“一颗芯片，多种节拍”。在这类芯片中，最常见、也最具代表性就是时钟发生器（Clock Generator，典型型号：SYKG1021E、SYKG1042E、SYKG1100E） ，它可以构建现代电子系统的时钟

  深圳扬兴科技有限公司

  365

  06/13 16:26

  时钟芯片 PLL

  
• 温补晶振CMOS和Clipped Sine Wave输出波形的区别

  在射频通信、GNSS定位、高速数字电路等领域，温补晶振（TCXO）作为核心时钟源，其输出波形的选择直接影响信号完整性、功耗及系统电磁兼容性。目前市场主流产品通常提供两种输出选项：CMOS方波和Clipped Sine Wave（削顶正弦波）。两者虽同为单端输出，但在电气特性、应用场景上存在本质差异。 1、CMOS输出波形（推荐型号：YSO511PJ，YSO512ET，YSO510TP） CMOS输

  深圳扬兴科技有限公司

  604

  06/12 11:09

  有源晶振 晶体振荡器

  
• 傅里叶变换，拉普拉斯变换，Z变换这三个之间有什么联系？

  傅里叶变换、拉普拉斯变换和Z变换是信号处理与系统分析中的重要工具，分别适用于不同场景。傅里叶变换将信号从时域转换到频域，适合于分析稳态信号；拉普拉斯变换则是傅里叶变换的推广，引入衰减因子后可以处理发散信号，并且在复频域下更便于分析系统稳定性；Z变换则是拉普拉斯变换的离散化形式，用于处理离散时间信号，在计算机中广泛应用。三者之间存在着紧密的联系，可以通过不同的数学变换相互转化，共同构成了信号处理的基础框架。

  小灰灰的FPGA

  1078

  06/11 08:05

  傅里叶变换

  
• 【黑金云课堂】FPGA技术教程Linux开发：摄像头GPU渲染显示/Qt OpenGLES使用

  一、MPSoc GPU 基础知识 MPSoC 系列芯片采用 Mali-400 MP2 图形处理器，隶属 ARM Mali 系列第一代 Utgard 架构，支持 OpenGL ES1.1/2.0、OpenVG1.1，最大 4096×4096 纹理，400MHz 下像素填充率 800Mpixels/s。 简述 GPU 发展史：PC 端主流为 Intel、NVIDIA、AMD，移动端 ARM Mali

  ALINX 官方

  183

  06/09 14:38

  FPGA GPU
• 序列检测器FPGA设计VHDL Vivado

  本文档详细介绍了一个基于FPGA的序列检测器的设计，使用VHDL语言在Vivado环境下实现。设计包含13路输入信号和14路输出信号，支持手动复位和100MHz板载时钟输入。顶层模块`sequence_detector`负责检测逻辑，输出检测结果和观察时钟。工程还包括仿真测试模块`tb_sequence_detector`和管脚约束文件`pins.xdc`，支持FPGA板级验证。设计适用于教学实验、课程设计和入门项目调试。

  FPGA代码设计学习资料

  322

  06/09 07:45

  FPGA vhdl
• 16位加法器 ALU 设计 Verilog Quartus

  本文档详细介绍了基于74181算术逻辑单元和74182先行进位发生器的16位加法器的设计，使用Verilog语言在Quartus环境下完成。设计分为并行进位和串行进位两种结构，通过仿真验证了其正确性和性能。并行方案利用74182简化高位进位生成，而串行方案则通过级联实现相同功能。两种结构均适用于教学和研究，展示了不同进位机制的特点和优势。

  FPGA代码设计学习资料

  1113

  06/08 14:29

  Quartus 加法器
• Xilinx FPGA中的OSERDESE2介绍

  本文介绍了Xilinx FPGA中的OSERDESE2电路，详细解释了其工作原理、应用场景及其配置方式。OSERDESE2用于将并行数据转化为高速串行数据，适用于速度超过200Mbps的应用场景。文中还讨论了SDR和DDR模式的选择原则，并提供了实际应用中的注意事项和技术细节。

  郝旭帅电子设计团队

  489

  06/08 13:22

  Xilinx FPGA
• 数字时钟FPGA设计Verilog Vivado

  一款基于FPGA的数字时钟系统，使用Verilog语言在Vivado环境下设计并实现。该系统能够显示小时、分钟、秒钟，并支持手动设置时间。系统包括分频、计时、按键消抖、数码管显示和PWM输出等功能模块。设计适用于FPGA数字系统课程设计和实验，具有清晰的模块结构和易于扩展的特点。

  FPGA代码设计学习资料

  406

  06/08 10:45

  verilog vivado
• 汽车转向灯与交通灯控制 FPGA设计 Verilog Quartus

  本文档介绍了基于Verilog和Quartus的汽车转向灯与交通灯控制FPGA设计项目。该项目包含两个实验工程：汽车转向灯控制和交通灯控制。转向灯部分通过按键控制左转、右转和紧急双闪，并输出LED模拟效果。交通灯控制部分实现了红绿灯状态切换和倒计时显示。设计采用了有限状态机实现转向灯控制，并使用分频计数器产生闪烁节拍。交通灯控制模块则采用模块化设计，包含红绿灯控制和数码管显示模块。项目提供了完整的Verilog源码、Quartus工程配置、仿真波形和设计文档图片，适用于数字逻辑课程设计和FPGA入门学习。

  FPGA代码设计学习资料

  901

  06/08 08:45

  交通灯控制 FPGA设计
• 流水灯FPGA设计Verilog Vivado

  一款基于Verilog和Vivado的流水灯FPGA设计，实现了8位LED流水灯控制。设计采用模块化结构，包括分频模块和LED控制器，支持自定义流水速度。附带详细文档和仿真结果，适用于FPGA入门和教学。

  FPGA代码设计学习资料

  243

  06/08 08:45

  verilog vivado
• 病房呼叫显示控制 FPGA 设计 Verilog ISE

  本文档详细介绍了一款基于Verilog的FPGA病房呼叫显示控制系统的设计，适用于病房按键呼叫、待处理状态指示和病房号数码管显示。系统包含5路按键输入、LED指示和七段数码管显示，通过控制模块和显示模块实现呼叫管理和状态显示。设计文档提供了完整的工程文件、程序文件、编译结果和仿真图，支持学习和仿真实验。

  FPGA代码设计学习资料

  202

  06/08 08:45

  FPGA verilog
• 秒表跑表FPGA 设计 VHDL Quartus

  一款基于FPGA的秒表/跑表设计，采用VHDL编写并使用Quartus开发。设计适用于DE2-115开发板，实现计时、控制和数码管显示功能。系统通过50MHz时钟分频至100Hz，实现10ms计时单位。按键输入经消抖处理，保证控制稳定性。显示部分使用数码管输出计时结果，包含分频、按键消抖、跑表控制和显示驱动等模块。此设计作为FPGA课程设计、数字逻辑实验和VHDL模块化设计训练的参考工程。

  FPGA代码设计学习资料

  340

  06/08 08:45

  FPGA vhdl
• 出租车计费系统FPGA设计Verilog Quartus

  这是一个基于FPGA的出租车计费系统的设计，使用Verilog语言在Quartus环境下完成。系统通过启动信号开始计费，通过停止信号结束计费过程，并使用运行指示灯表示车辆处于行驶/计费状态。计费过程中，系统内部产生公里使能信号，用于推动里程累计和费用计算；当前里程与计费金额通过数码管进行显示。顶层接口包含时钟、复位、启动、停止、LED指示和数码管控制信号，便于在FPGA开发板上完成完整的输入控制与显示验证。

  FPGA代码设计学习资料

  218

  06/08 08:45

  FPGA verilog

  
• 直流电机测速与 PWM 调速 FPGA 设计 VHDL Quartus

  本文档详细介绍了一个基于VHDL和Quartus的直流电机测速与PWM调速FPGA设计。系统实现了电机速度采集、PWM控制信号生成和数据显示等功能，通过模块化设计，包含时钟分频、PWM生成、速度测量和七段数码管显示模块。适用于FPGA/VHDL电机控制课程设计和直流电机测速控制项目。

  FPGA代码设计学习资料

  235

  06/08 07:45

  直流电机 pwm调速

  

正在努力加载...