DC2DC部分

做DC2DC也是好多年前的事情了,还是用的一颗IC对应于一路电压输出,远没有现在PMIC那么强大.很多的细节已经记不清了 只记得最基本的原理和花了很多时间去理解的线路稳定性部分(补偿线路)和无需补偿的D-CAP线路

实际DC2DC的设计还需要考量很多东西,比如轻重载效率  过电流保护(AVG or cycle by cycle)SS等等

当时接触到的DC2DC Solution一共有三种:LDO, Charge pump, Regulator.

LDO:

LDO的经典结构图如下:

1.  按照运放虚短理论:P点电压Vp在稳态时一定等于Vref.所以A点的电压(Vout)求解

Vout*(R2)/(R1+R2)=Vp  Vout=(R1+R2)/R2  * Vp

Vref一般是chip内部做死的, 通过设定R1 &R2就可以得到想要的电压.

2.  这个结构框图上可以看出, LDO内部一般没有什么刻意的储能元件,并且PMOS哪怕一直导通也会有一定压降,所以Vout设计一定会比Vin低xV,具体多少在Datasheet上会写明

3.  Err Amplifier设计是一个电压负反馈线路:当A点电压升高>P点电压升高>P点与A点之间的压差变大>MOS管G级(ERR AMP输出)电压变高>Vs-Vg变小àMos管导通电阻变大>A点电压下降.  

A点电压太低则和刚才的描述反过来而已.

负反馈就会存在一个稳定性问题,因为线路特性,对于某些特定频率信号因为速度太快,在A点时还是过低的,但误差放大器调节和MOS管导通状态改变等等需要延时的,这个延时时间正好让补偿的电压加在A点的最高点,那A点信号实际上会一直得到加强,最终形成很大固定频率的noise.

讲的专业一点,就是负反馈有180°的相位差,有些频率信号线路延时也会产生180°相位差,那么负反馈就会变成正反馈,此频率信号会一直加强,最终形成震荡.

所以需要避免这个现象,很自然的想法就是对于于我的180°相位差的频率信号,我的err amplifier已经没时间反应了(就是在我的工作带宽外了 对于我的这个频率信号gain<0),那自然就不会有这个问题了.

所以在LDO中有一个测项是phase Margin ,就是在看放大器频率特性,对于gain=0时,此时对应的相位偏移是多少. Gain Margin:当相位是180°时,对应的gain有多大.

4.  从3来看, 放大器的响应速度应该是越慢越好,但还需要考虑到外面负载是会动态变化的.你的响应很慢的话,对应一些负载变化很快的情况,就会有问题

5.  所以需要综合考虑phase margin和响应速度(一般用穿越频率(gain=0的频率点)表示),才能得到很好的LDO系统,具体是有参数指标的,但这个可能会触及以前公司的东西 就不写了.

具体怎么大概去调响应速度和phase/gain  margin的话,我会在Regulator部分再做详细介绍

Charge pump

原理是通过switch来切换电容的充放电模式,来实现升压.如下图.

这块我只在最早的SLIC线路上见过,主要是用来升压的.感觉接触的很少,都不太记得了,好尴尬

所以就不记录了…

 

Regulator

这块是目前最常用的DC-DC的Solution,核心器件是电感.

1.  通过电感的充放电,可以实现降压和升压.

2.  按照电感上电流的连续性,可以分为DCM和CCM模式(重载/轻载)

…………总而言之  电感是非常非常重要的

要理解其工作原理的话,也还是电感 –电感的伏秒平衡原理àSwitching Regulator的核心!!!

我觉得还是有必要记录下电感的伏秒平衡原理 尽管在网上能找到一大堆资料~~

伏秒平衡原理: 开关电源稳定工作状态下,加在电感两端的电压乘以导通时间等于关断时刻电感两端电压乘以关断时间.

应用伏秒平衡原理来分析下下面2个电路:降压(Buck)和升压(boost)

Buck线路:

开关(Q1)打开(导通)时:

L两端电压为:VCC(电源电压)-VR(负载电压)

导通时间为D*T:其中D为Duty cycle,T为Q1的开关周期

伏秒值为:(VCC-VR)*D*T

 

开关(Q1)关闭(不导通)时:

L两端电压为:VR(负载电压)  电感自己给VR供电

导通时间为(1-D)*T:其中D为Duty cycle,T为Q1的开关周期

伏秒值为:VR*(1-D)*T

 

按照伏秒平衡原理  (VCC-VR)*D*T=*VR*(1-D)*T  ---- D=VR/VCC

因为D的极限是100%  所以不可能实现升压

 

Boost线路也是一样的计算方法

Q1导通时:

L两端的电压为: VCC

Q1断开时:

L两端的电压为:VR-VCC(这是升压电路,VR>VCC)

按照伏秒平衡原理  VCC*D*T=(VR-VCC)*(1-D)*T  --- D=(VR-VCC)/VR

电感如此重要,它是有选用原则的.感值大小基于你POWER IC的开关频率和你要求的ripple current,然后还要看你系统的负载状况,确保电感不会饱和等等.具体可以咨询你的power ic 厂商.滤波电容也是一样的.

上面的伏秒平衡是基本的理念,只是证明是可以用PWM的方式去实现电压调节了.也给定了大概的Duty cycle.

但实际应用上还是需要加上控制线路.保证输出电压的尽可能稳定(尽可能不受负载的影响而跑偏).一般控制电路是负反馈系统,我接触到的有2种:Error Amp(和LDO类似,但比LDO复杂多了)和D-CAP的.

D-CAP模式

因为这是比较后来推出的chip,我只是接触了一些,并没有深究其原理.只记录了我知道的.

a.  D-CAP无误差放大器,我接触到的Chip是COT模式的(Constant On Time):也就是说当我电压低于一定值的时候,会让COMP输出一个信好给触发器,然后触发器就会控制high side Mos打开一个固定时间Ton,然后关闭high side MOS.继续侦测电压.

    Toff的时间是不定的,完全取决于外部负载—》没有固定的工作频率;可能会有EMI问题

b.  因为没有误差放大器,无需设计补偿回路;

c.  Ton的打开很大部分取决于外部电容C的ESR,所以称其为D-CAP模式;

d.  响应速度很快,tON较小的话.但会有被外部noise问题误触发问题,目前已经解决了(但厂商没说具体解决方案或判别机制);

Error Amp模式(会用到控制理论的知识)

这是经典的模式,这个也是我觉得我学的专业唯一给我帮助的地方X”.

Power IC用的控制系统和我们学的自动控制理论里的PID调节系统非常相似.

这么理解:

输入:稳态电压  输出目标:稳态的电压.

怎么保证输出电压稳定性—>负反馈 但还需考虑其稳定性,如之前LDO所提到的,所以系统的响应不能太快,但又不能太慢(不然负载变化时 电压回复太慢  可能会影响系统工作)

 

下面部分估计只有自己看的懂了,因为框图涉及到一些公司信息,不好放上去

大概模型:

电压输出端:默认模型为RL+滤波电容C(ESR+C) 如上图的Buck线路

可以写出传递函数:Vout/Vc= RL/Ri *(1+s*Resr*C)/(1+s*RL*C0)

Vc为控制电压 s(拉式变换因子)

补偿端:

电压补偿为例

Ea(s)=R2/(R1+R2)  * GEA/sCs *(1+sCsRC)/(1+sCpRc)

记录一下思想吧:

1.  把整个框图用传递函数方式写出来,如上面式子结构,使式子为0的点为零点,为无穷大的点为极点;

2.  ERR AMP的放大倍数一般是固定,每加入一个极点会造成-20dB/10倍频的衰减,并相移-45°每加入一个零点会起反作用(和极点相比); 零极点的频率点是由1+sRC=0 s=xxx中的s来决定的

3.  从上面式子可以看出,RL(负载)和输出滤波电容C(包括ESR大小)都会影响系统Err Amp的零极点分布,所以测试phase/gain margin时需要根据你的负载状况测多种load;

4.  调节phase/gain margin的出发点在适当的频率加入合适的极点,或者调节极点的位置;

5.  单个零点一般是很难加入/调节的,这个控制理论够好就会发现..

哎 毕竟多年没碰dc2dc的东西了 感觉遗忘了好多经典的东西.或许上面写的还有很多错的地方被贻笑大方吧. 这块应该是在P公司和我专业最相关的,印象还是较深的.