收购了Altera英特尔就能决胜物联网市场？错，功耗问题还需彻底解决

我在“英特尔的明日之星”中写过：

物联网随着车联网、智能家居和各种联网设备的应用快速发展。然而，在围绕这些器件的生态系统建立起来之前，设备制造商不得不考虑功效问题。好消息是，在低功耗 FPGA 的帮助下，这些设备可以实现节能。

一般人们会因为一个公司的策略及规划买其股票。英特尔的“明日之星”是 Altera FPGA 产品线，本文将会解释，投资 FPGA 如何在数据中心和物联网中获取高回报。让我们来分析一下 Altera 或者赛灵思的 FPGA，产品价格超过 1000 美金，高性能而且广泛应用于网络，对于物联网应用来说却不是好的选择，前提是你认同“必须处理功耗问题”。

首先，我认为 FPGA 是一项伟大的技术，FPGA 在这个依赖网络系统数据而快速变化的世界里起到不可估量的作用，它提供了巨大的灵活性。这种灵活性是有成本的，我们不谈论 IC ASP（在 FPGA 中实现相同的功能要乘以 10 甚至 20），而是功耗。我从网上查了一下 FPGA 的构架：基于 FPGA 的 SRAM 密度最高，但是功耗很大，而且需要外部非易失性存储器配置位流。

这个架构定义适用于 Altera 和赛灵思，我们能肯定这个所谓的“高功耗”可以从 Altera 的白皮书中找到，标题是：“利用 HyperFlex 架构于 Stratix 10 器件，可以最大程度降低功耗。”

从 Stratix V 到 Stratix 10 器件意味着工艺从 28nm 过渡到 14nm FinFET 节点。我们一般不希望集成转换器（基于并行转换器的高速接口）到物联网，因此让我们看一下核动态功耗，从 28nm 切换到 14nm FinFET 的静态功耗降低了 42%。实际上，静态功耗有两部分。一部分是泄露功率，大部分 FinFET 技术都会有；另一部分是 FPGA 技术固有的。这是来自 SRAM 的功率耗散（记住，FPGa 是基于 SRAM 架构），因为是静态，你需要不算刷新 SRAM 保持 FPGA 编程。笔者自豪于 10 到 12 瓦特的静态功耗，但是想象一下你把 FPGA 应用于物联网应用。典型的物联网需要保持不间断联网，逻辑会时不时唤醒，你不得不保持 SRAM 唤醒 ... 这将产生巨大的静态功耗。

由此可见，我不认为 Stratix 10 产品线适合物联网应用，因为要满足物联网需求静态功耗太高。

文章结束前说点积极的。英特尔开发的一些有趣的产品，如多芯片封装，集成了 Broadwell 和 Arria 10GX FPGA 在相同的封装中。这款产品将会用于数据中心，FPGA 的灵活性将会降低功耗。芯片间通信产生的功耗将受惠于两片芯片间无封装。我可以说，这不是一项革命，但是在降低功耗方面向着正确的方向发展。

坦率地讲，如果嵌入式 FPGA 技术研发有效，如果 eFPGA 可用于数据中心，可能会是一场革命，而不是将一个 SoC 放在 FPGA 中，或者在 FPGA 的实例中，将多个 FPGA 集成到 SoC 中将会带来灵活性和低功耗。我们将会需要等待，看看 eFPGA 是否会被采纳 ...

关于漏极功耗：

国际半导体技术发展路线图在 2009 年的报告中，描述漏极功耗的生存危机情况:

当功耗变成一个迫切的挑战，其泄露或静态功耗组件将长期成为一个主要的行业危机，正在威胁 CMOS 技术的生存，就像几十年前双极技术受到的威胁及最终处置。

小编点评：将 FPGA 和 CPU 封装到一起确实达到了异构处理的目的，不过也只是减少了芯片间通信的功耗，英特尔认为是一个革命性变革我觉得有些牵强，而且功耗的问题没有从根本上解决。FPGA 加速确实可以帮助数据中心实现能源节约，但是功耗依然是横在用户面前的一个难题。小编觉得 eFPGA 未必能彻底解决，或许需要新材料、新技术才能实现大步跨越。

与非网编译，谢绝转载！