Verilog语法

• 记录几个SystemVerilog的语法——覆盖率

  通常说的覆盖率有两种类型：code coverage(代码覆盖率)和functional coverage(功能覆盖率)。代码覆盖率是使用EDA工具自动从设计代码里提取出来的，功能覆盖率是用户指定的，用于衡量测试设计意图和功能进展。因此，功能覆盖率有两个关键点：

  专芯致志er

  4643

  08/04 09:01

  verilog Verilog语法

  
• 记录几个SystemVerilog的语法——时钟块和进程通信

  时钟块的声明和例化是一体化，也就是在声明的时候，其实就实例化了，不需要再例化了。时钟块不能嵌套，且只能声明再module、interface、checker或program里。时钟块有三大用法：

  专芯致志er

  1751

  07/30 09:05

  verilog Verilog语法

  
• 记录几个SystemVerilog的语法——进程和操作符

  也就是说，#在执行语句之前的话，先delay，然后计算等号两边的值；#在执行语句的等号右边，先计算右边的式子，然后等delay到了，赋值给左边的变量；

  专芯致志er

  1329

  07/24 09:25

  verilog Verilog语法

  
• 记录几个SystemVerilog的语法——数据和类

  1. 使用SystemVerilog语言有什么好处？

  专芯致志er

  3055

  07/11 11:55

  Verilog语法
• emacs中调用verible lint来检查verilog语法

  介绍emacs中调用verible lint来检查verilog语法方法。下载提前编译好的verible二进制文件，解压即可使用。

  陈锋

  1079

  03/17 09:35

  verilog Verilog语法

  
• 笔记 | verilog语法基础

  模块可大可小,大到一个复杂的微处理器系统,小到一个基本的晶体管,都可以作为一个模块来设计。Verilog中,模块(module)是基本的组成单位。建议在一个Verilog文件中,只放一个module定义,而且使文件名称和module名称一致。这是一个良好的设计习惯。

  志芯

  3613

  2024/01/09

  verilog Verilog语法
• 解码国产EDA数字仿真器系列之二 | 如何实现全面的SystemVerilog语法覆盖？

  SystemVeirlog的全面支持是开发商用仿真器的第一道门槛。市面上可以找到不少基于纯Verilog的仿真器，但是真正能完整支持SystemVerilog 的仍然屈指可数。如何全面地支持SystemVerilog语言，是开发仿真器的一个重要任务。

  与非网编辑

  1225

  2023/04/07

  eda 芯华章科技

正在努力加载...