今天看到Altium网站上的一篇文章《RF PCB Design Guidelines for Digital Engineers: Layout and Routing》，为数字工程师写的一片射频PCB设计指南。我们一起来看看这篇指南讲的什么内容。
| 1，开发 RF PCB 布局或具有高频 RF 部分的数字系统时需要回答的一些重要问题：
涉及哪些协议？
-
RF 系统需要执行涉及高频的作，这些高频可能在某个标准化协议和频率范围内运行。系统中也可能有多个协议，不同的协议不应相互干扰。
涉及哪些频率？
-
一般来说，低频比高频更宽容，因为寄生在低频下不太明显。射频系统也不太可能在较低频率下将辐射噪声相互耦合。
涉及哪些数字接口？
对于某些系统，数字接口可能具有较慢的边沿速率（SPI、I2C 等），因此它们可能不会对模拟性能产生重大影响，除非您忽略 routing 和 PCB 布局的最佳实践。具有高计算能力的嵌入式系统将使用千兆以太网、DDR、PCIe 等高速协议，这将更容易在 RF 信号网络中产生串扰。
|
RF PCB 设计：混合信号 PCB 布局规划
| 数字设计人员应采用布局规划方法处理 RF 系统。这里的高级目标是根据组件在为产品提供功能方面的作用将组件分组到功能块中。一个次要目标是消除需要在整个电路板上布线长 RF 互连以进行所需连接的情况。 |
| 尽量保持紧凑，并尽可能将内容划分为不同的块。当您开始分解功能块时，您需要在电路板上来回路由 RF 和数字走线。这会产生更多可能发生强串扰的位置，并且在整个电路板上跟踪您的返回路径变得更加困难。 |
RF 器件：PCB 叠层设计
| 堆叠设计与布局规划有关，因为您的布线策略和布局需要接地策略，尤其是在实际的 RF 频率下。您使用的 PCB 叠层将决定 PCB 布局中的电源和接地通道，以及用于电路板中信号布线的可用空间。可用于 RF 设计的 8 层计数 PCB 叠层示例如下所示。虽然这并不典型，但它为低速、高速和 RF 信号的堆叠中选择层和排列信号层与平面层提供了模式。 |
| 在这个例子堆叠中，顶层有走线，用于在高频模拟元件之间提供直接连接;这些可以采用我将在下面介绍的任何 routing 样式进行布线。在此正下方，我们有接地/电源层，它们相邻以提供层间电容并确保在整个系统中提供稳定的电源（对于数字和模拟组件）。在内层，我们可以有其他（较低频率的）射频信号，或者我们可以有低速数字信号。在底面上，我允许高速数字信号的可能性，尽管只要控制返回路径，我们可以将这些不同的信号混合在顶层和底层。 |
| 另一个接近典型高速数字 PCB 叠层的示例如下所示。正如我们预期的那样，此示例还使用了交替的信号层和平面层，但它包括一个专用的电源层。例如，这将用于电路板上的 RF 和数字组件所需的不同电压的多个电源轨的情况。如果我们在 PCB 上使用大型处理器，这就是我们想要的叠层类型;这是因为处理器通常需要多个电压来运行各种 I/O 和接口，而这些组件通常无法在内部产生这些核心电压。 |
比之前的 8 层叠层更先进的第三个选项如下所示。在这个 8 层 PCB 叠层中，外层变得非常薄，原因有三个：
薄的外部电介质可用于 HDI 设计，通过机械钻孔或激光钻孔实现 BGA 扇出外层较薄，迫使走线在其目标阻抗处更窄电源层将具有更高的层间电容，因为它将非常接近 GND 层
这将用于需要更高密度 BGA 封装的 RF 组件和数字处理器的设计。我曾将这种类型的叠层与雷达模块一起使用，其中外部高频射频层具有用于雷达收发器的细间距 BGA，并且需要带有盲孔的窄共面波导在收发器引脚和天线或连接器之间布线。 |
规划接地以支持布线
| 接地对于定义 RF 布局中的返回路径很重要，但最好考虑围绕走线的行进电磁波在电路板上所占用的空间。请注意，在互连上传播的信号不会在导体上显示为流动电流;这是一个与现实不符的概念模型。事实是，电磁场在导体周围占据了一些空间，而该空间内的场强将取决于互连周围导体的存在。
然后，走线周围的磁场导致返回电流显示为位移电流。这是因为，如果我们看一下下面显示的微带走线和接地层布置，我们会发现两个导体被带到不同的电位，它们被绝缘体（PCB 层压材料）隔开，形成一个电容器。接地层中的位移电流在接地层终止时跟随电场线。 |
为什么这一切对 RF PCB 布局如此重要？原因是，在高频互连附近放置接地会限制互连周围的磁场，并确保返回电流在较高频率下更接近走线。如果走线附近没有接地层，我们就不知道返回电流的确切位置，从而产生强烈的 EMI 发射和接收。两点注意：
不要将平面层物理分离或拆分为具有数字和模拟组件的孤岛，并尝试用电容器将它们捆绑在一起。您将有一个构思不周的返回路径，从而产生 EMI 问题。只需使用单个平面层并学习跟踪返回路径。利用平面层来确保信号和电源的完整性。这意味着，即使您有一个只有几个元件的简单 RF 板，您也至少需要一个 4 层板来提供必要的平面层。
|
布线 RF 走线
现在是有趣的部分了：RF 路由。所有 RF 路由都需要受控阻抗。这可能需要放置一个端接网络以确保将功率传输到组件（例如，分频器或天线）中，或放置一个滤波器/放大器来调整沿互连传输的特定频率。具有集成 RF 输出的组件可能具有所需的片上端接，因此在将任何端接组件放置在 RF 互连的驱动器端之前，请务必检查这一点。
跟踪几何图形
一旦需要对关键 RF 走线进行布线，您需要确定走线几何形状。在 Wifi 频率和更高频率下，大多数组件应用说明会建议使用接地共面波导来路由 RF 走线。但是，作为设计人员，您需要权衡不同跟踪几何形状的优缺点。我在下表中总结了这些内容。 |
| 在上述所有几何结构中，我们通常处理窄带信号，而 FR4 层压板在实际无线/射频信号标准中的窄带宽内往往具有相当低的色散。我目前能想到的一个例外是软件定义无线电，它需要与数字走线相同的方法来设计目标阻抗（即宽带方法）。除了这个应用领域之外，您通常可以忽略色散，只要您知道目标频率的 Dk 和损耗角正切值，就可以使用场求解器获得准确的阻抗计算。 |
走线长度和过孔的影响
| 我提到了 RF 互连的走线长度和通孔，因为它们对 RF PCB 设计中的总损耗和信号失真有类似的影响，但方式不同。一些设计人员会说，您应该始终在高频信号上使用尽可能短的走线长度，但他们似乎不太理解为什么这很重要。损耗是一个因素，但输入阻抗也是一个因素，这在端接网络和与耦合电容器的互连中尤为重要。
简而言之，关于互连上的走线长度和过孔计数，需要遵循一系列 RF 布局指南：
RF 电路中元件之间的走线（例如滤波器中的无源器件）可以充当传输线，即使走线之间的布线很短。
损耗很重要，但短互连的损耗以回波损耗为主，这是由于两个阻抗之间的不匹配造成的。这种失配需要通过设计到精确的阻抗来解决，通常使用场求解器。如果您设计了具有受控阻抗的微带线，则将其路由为微带线。不要将微带布线为共面波导，因为在微带周围放置接地铺铜和过孔会改变其阻抗。在高频下，通孔可以开始像滤波器或谐振器一样工作，例如在毫米波频率下的通孔。不要通过太多的 via 布线，因为损耗会累积，并且不要在高频传输线上留下长 via stub。遵循高速/高频 PCB 的其他标准布线指南，以确保您保持阻抗并最大限度地减少损耗/失真。
|
芯耀
982
