氮化镓功率放大器核心技术综述：发展与未来展望

大家好，欢迎来到射频学堂！

今天我们聚焦一篇氮化镓（GaN）功率放大器领域的重磅综述 ——IEEE 高级会员雷扎・尼坎迪什教授的《GaN Integrated Circuit Power Amplifiers: Developments and Prospects》，带大家系统梳理这项支撑 5G/6G、毫米波雷达等高端应用的核心技术，从基础原理到未来方向一站式搞懂。

作者简介

雷扎・尼坎迪什（IEEE 高级会员）于 2014 年获伊朗德黑兰谢里夫理工大学电气工程博士学位，现任爱尔兰都柏林大学学院助理教授。他的研究方向涵盖通信与传感集成电路、人机交互与健康监测智能传感器及量子计算三大领域，学术成果丰硕。

荣誉方面，他曾斩获多项重磅奖项：2017 年获欧盟 “地平线 2020” 研究与创新计划玛丽・居里博士后奖学金，2010 年获国家精英基金会博士奖学金，2004 年拿下全国电气工程奥林匹克竞赛银牌。同时，他也是 IEEE 固态电路、信号处理、微波理论与技术及传感器理事会等顶级学术团体的核心成员，学术影响力广泛。

摘要

近年来，氮化镓（GaN）集成电路技术取得了飞速发展。氮化镓高电子迁移率晶体管（HEMT）的突出特性 —— 无与伦比的输出功率密度，已在成熟及新兴的高功率应用中引发范式转变。本文综述了氮化镓集成电路功率放大器（PA）的发展现状与未来展望。详细阐述了氮化镓晶体管的进展（包括工作电压、衬底材料、晶体管缩放方法及器件建模等关键特性的改进），并探讨了当前最先进的工艺（栅长 20 纳米、截止频率 450 吉赫兹、工作电压超 600 伏）。本文还研究了氮化镓集成电路功率放大器架构的发展及其实现挑战，包括输出功率超 100 瓦、工作频率高达 200 吉赫兹的电抗匹配功率放大器、功率放大器线性化、回退效率提升、可重构功率放大器及分布式功率放大器架构。最后，本文讨论了氮化镓技术的未来前景，以及在晶体管和电路层面可能的改进方向，这些改进将进一步提升氮化镓集成电路的性能与功能。

一、引言

氮化镓技术凭借其晶体管极高的击穿电压（例如超过 100 伏），彻底革新了宽带隙半导体行业。这使得氮化镓晶体管能够在高工作电压下运行，进而实现令人瞩目的输出功率密度。氮化镓技术主要应用于高功率产生领域，其中氮化镓高电子迁移率晶体管（HEMT）已成为固态功率放大器（PA）中的主导器件 [1]-[4]。

氮化镓高电子迁移率晶体管的早期发展始于 20 世纪 90 年代，当时研究人员报道了多种氮化镓 / 铝镓氮（GaN/AlGaN）异质结二维电子气（2DEG）的实现方案 [5]-[7]。这些早期工艺采用蓝宝石（Al₂O₃）作为衬底，该材料导热率低（室温下 32 W/mK），并不适用于高功率应用 [8]。这一问题后来通过采用碳化硅（SiC）作为衬底得到解决 —— 碳化硅具有优异的导热率（室温下 490 瓦 / 米・开尔文），可高效散发热量，避免沟道温度过高 [1]、[9]。1999 年，研究人员报道了首款采用倒装焊技术进行热管理的氮化镓集成电路 [10]、[11]：在 [10] 中，一款行波功率放大器（TWPA）采用蓝宝石衬底生长的氮化镓高电子迁移率晶体管，通过倒装焊技术连接到氮化铝（AlN）衬底以改善热管理，该放大器工作带宽为 1-8 吉赫兹，工作电压 22 伏，输出功率 4.5 瓦，功率附加效率（PAE）低于 15%；[11] 中采用相同工艺但基于电抗输出匹配电路架构的功率放大器，实现了 3-9 吉赫兹带宽、3.2 瓦输出功率和 24% 的功率附加效率。此后，采用类似工艺的一款 6-10 吉赫兹带宽功率放大器，在 25 伏工作电压下实现了 14.1 瓦的创纪录输出功率，功率附加效率达 25%[12]。2000 年，首款全集成（即单片微波集成电路，MMIC）氮化镓功率放大器问世 [13]，该放大器为非均匀分布式功率放大器（NDPA），采用蓝宝石衬底上栅长 400 纳米的双栅晶体管，在 3 吉赫兹、15 伏工作电压下实现了 1.25 瓦的峰值输出功率和 25% 的峰值功率附加效率。

氮化镓集成电路技术的研发主要围绕三个方向展开：材料、器件和电路。在材料层面，研究人员已探索了多种衬底材料，包括蓝宝石 [8]、本征氮化镓 [14]、金刚石 [15]、碳化硅 [1]、硅（Si）[16] 和绝缘体上硅（SOI）[17]、[18]。衬底材料的评估主要基于导热率、制造成本、电寄生元件、损耗及机械稳定性等因素。目前，碳化硅基氮化镓（GaN-on-SiC）是最主流的工艺，广泛应用于多种商用产品。除衬底材料外，氮化镓工艺中还探索了多种材料用于制造栅电极、漏极 / 源极接触、金属层、层间通孔和硅通孔（TSV）[19]。

在器件层面，研究人员提出了多种能够在更高工作电压或更高频段运行的氮化镓高电子迁移率晶体管结构（例如 T 型栅结构）[1]-[4]。此外，将晶体管最小栅长缩小至 100 纳米以下，使得氮化镓电路能够在毫米波频段工作 [67]、[68]、[70]、[89]。晶体管层面的一个重要挑战是开发精准的氮化镓高电子迁移率晶体管模型，需考虑非线性、高频寄生元件、电荷俘获与记忆效应，以及热效应对性能和可靠性的影响 [24]。

在电路层面，主要进展包括低损耗功率合成技术、谐波终端网络、带通滤波器（BPF）与功率放大器电路的集成、幅幅（AM-AM）和幅相（AM-PM）失真线性化技术，以及宽带均匀和非均匀分布式功率放大器。这些进展的综合成果包括：全集成氮化镓射频功率放大器（输出功率达数百瓦，如 Qorvo [30] 和 Wolfspeed [31] 的产品）、高度缩放的氮化镓工艺（如 40 纳米碳化硅基氮化镓双异质结场效应晶体管（DHFET）[67]、[68]，40 纳米和 70 纳米碳化硅基氮化镓高电子迁移率晶体管 [20]、[89]），以及高功率毫米波氮化镓功率放大器（84 吉赫兹下输出功率 34.8 分贝毫瓦（3 瓦）[83]、95 吉赫兹下 37.8 分贝毫瓦（6 瓦）[65]、120 吉赫兹下 26 分贝毫瓦 [70]、180 吉赫兹下 15.8 分贝毫瓦 [70]、205 吉赫兹下 18.5 分贝毫瓦 [71]）。

尽管氮化镓技术的主要应用是功率放大，但氮化镓高电子迁移率晶体管的高功率处理能力、固有高线性度和低噪声特性，也推动了其他应用的发展。氮化镓低噪声放大器（LNA）可承受极高的输入功率，并提供优异的线性度 [88]、[89]。采用氮化镓技术实现的其他电路还包括控制元件（开关 [92]、[93]、限幅器 [94]、移相器 [95]）、全双工非互易环行器 [90] 和直流 - 直流转换器 [91]。此外，研究人员已开发出工作频率为 3 吉赫兹 [96]、5.4 吉赫兹 [97]、5.9 吉赫兹 [98] 和 39 吉赫兹 [99] 的单芯片氮化镓收发前端。

本文综述了氮化镓集成电路功率放大器从晶体管到电路层面的最新发展，以及氮化镓技术的未来前景。文章结构如下：第二部分讨论氮化镓工艺与晶体管的进展；第三部分介绍主流氮化镓功率放大器架构的电路发展；第四部分探讨未来发展方向；最后在第五部分给出结论。

二、氮化镓工艺与晶体管

A. 早期发展

氮化镓工艺的成功发展始于氮化镓 / 铝镓氮异质结二维电子气的制备 [5]-[7]。氮化镓的独特特性 ——3.4 电子伏特的宽带隙、高击穿电压、高电子迁移率和饱和速度，使其成为制造高功率、高频晶体管的理想材料。自 21 世纪初以来，氮化镓高电子迁移率晶体管已实现商用，多家 III-V 族半导体产品供应商提供非匹配和内部匹配配置的分立晶体管，输出功率高达 1000 瓦，功率密度约 50 瓦 / 毫米，工作电压通常为 50-80 伏（部分高功率工艺甚至超过 1000 伏），在 10 吉赫兹以下射频频段的功率附加效率典型值为 50%-70%[1]、[3]。

首款全集成（即单片微波集成电路）氮化镓功率放大器采用蓝宝石衬底上的 400 纳米栅长工艺，为非均匀分布式功率放大器，在 3 吉赫兹、15 伏工作电压下实现了 1.25 瓦峰值功率和 25% 峰值功率附加效率 [13]。此后，全集成氮化镓电路的可靠性和电性能得到了显著提升。表 1 总结了最先进的氮化镓集成电路工艺，下文将简要讨论氮化镓工艺的关键特性。

B. 工作电压

采用氮化镓高电子迁移率晶体管的核心动机是其高工作电压能力，这源于该工艺的高击穿电压。与砷化镓（GaAs）等同类工艺相比，这为功率放大器电路带来了诸多优势，包括高输出功率密度、低工作电流、小寄生电容和宽带阻抗匹配网络。因此，开发能够承受更高工作电压的晶体管成为研究热点。然而，最大工作电压受多种因素限制，包括晶体管的结构和尺寸，以及物理效应（如氮化镓的击穿电场强度为 3 兆伏 / 厘米）[20]。

实验表明，击穿电压随晶体管栅漏间距（L_gd）增大而升高，直至达到饱和状态，对应的电场强度（V_BR/L_gd）约为 1-2 兆伏 / 厘米 [20]、[23]。通过改进高电子迁移率晶体管结构（如场板和多场板结构），可进一步提高击穿电压 [21]-[23]。

C. 衬底材料

衬底材料对氮化镓工艺的热性能、电性能和成本具有显著影响。衬底性能的评估通常基于导热率、制造成本、电寄生元件、损耗及机械稳定性。蓝宝石是早期氮化镓工艺采用的首款衬底，随后研究人员探索了其他材料：本征氮化镓 [14]、金刚石 [15]、碳化硅 [1]、硅 [16] 和绝缘体上硅 [17]、[18]。

目前，碳化硅是氮化镓工艺中最常用的衬底 [图 1 (a)]。碳化硅具有 490 瓦 / 米・开尔文的优异导热率，可高效散热，避免自热效应；同时，碳化硅的衬底损耗低，这对于高频和高速电路尤为重要 [1]、[9]。

硅是氮化镓工艺中另一种常用的衬底材料，主要得益于其低成本和与互补金属氧化物半导体（CMOS）工艺的异质集成潜力 [100]。在硅基氮化镓工艺中，多个晶体管之间的横向隔离通过注入或台面蚀刻工艺实现，但通过硅衬底的耦合会降低整体隔离度 [图 1 (b)]。然而，与碳化硅相比，硅的导热率较低（230 瓦 / 米・开尔文），且衬底损耗更高。硅基氮化镓工艺正迅速成熟，广泛应用于高功率开关应用（如升压转换器、桥式转换器电路和功率因数校正（PFC）电路），工作电压高达 600 伏 [16]。

绝缘体上硅基氮化镓（GaN-on-SOI）工艺是近年来推出的新技术，用于在单芯片上集成氮化镓功率系统 [17]、[18]。该工艺与硅基氮化镓工艺类似，但增加了沟槽或衬底接触以改善隔离度 [图 1 (c)]。晶体管采用 p 型栅（p-GaN），工作在增强模式下。已制备的器件栅宽（W_g）为 36 毫米，栅长（L_g）为 0.8 微米，栅源间距（L_gs）为 0.75 微米，栅漏间距（L_gd）为 6 微米；p 型氮化镓高电子迁移率晶体管的击穿电压约为 600 伏，可用于 200 伏开关应用 [17]。

D. 晶体管缩放

氮化镓高电子迁移率晶体管的缩放通过新的器件技术实现，旨在提高晶体管的工作频率 [20]。缩放可提升晶体管的截止频率（f_T）和最大振荡频率（f_max），但同时会降低其击穿电压。通过采用非对称高电子迁移率晶体管结构（栅源间距 L_gs 小于栅漏间距 L_gd）[见图 1 (a)]，可缓解这一权衡关系，避免击穿电压下降（例如 [17] 中采用 L_gd=8L_gs 的设计）。

当前最先进的高频氮化镓工艺包括：40 纳米氮化镓双异质结高电子迁移率晶体管（DH-HEMT），f_T/f_max 为 220/400 吉赫兹，击穿电压 42 伏 [32]；栅长 40 纳米、源漏间距 300 纳米的硅基氮化镓高电子迁移率晶体管，f_T 达 250 吉赫兹 [33]；栅长 55 纳米、源漏间距 175 纳米的硅基氮化镓高电子迁移率晶体管，f_T/f_max 为 250/204 吉赫兹 [34]；以及栅长 20 纳米、栅源 / 栅漏间距均为 50 纳米的碳化硅基氮化镓工艺，f_T/f_max 高达 454/444 吉赫兹，击穿电压 10 伏 [35]。

E. 晶体管建模

开发精准的晶体管模型是发挥氮化镓工艺优势的关键。这一任务具有挑战性，因为需要精确建模多种物理效应，包括电压相关的漏极电流（I_ds=f (V_gs,V_ds)）、漏极电流导数（g_m、g_m2、g_m3）、电压或电荷相关的电容模型（C_gs、C_gd、C_ds）、温度相关的大信号电流模型（例如通过电子迁移率和增强 / 耗尽模式器件的阈值 / 夹断电压）、脉冲和连续波（CW）工作模式模型，以及负载阻抗电压驻波比（VSWR）效应的非线性模型 [24]。

氮化镓高电子迁移率晶体管通常采用多种基础模型，如 Curtice 模型、EEHEMT 模型和 Angelov 模型 [25]，这些模型通过纳入关键效应不断改进 [24]。氮化镓高电子迁移率晶体管具有一些独特的物理行为，需要新的基于物理的模型。MIT 虚拟源氮化镓高电子迁移率晶体管高压（MVSG-HV）模型是一种可缩放的基于物理的模型，通过自洽电荷和电流模型捕捉晶体管的静态和动态行为 [28]。电荷俘获是氮化镓高电子迁移率晶体管的一个关键问题，表现为功率放大器电路中的记忆非线性效应，或开关电路中晶体管导通电阻（R_on）的退化（即电流崩塌效应）[26]。MVSG-HV 模型通过在漏极访问区引入作为虚拟栅的俘获晶体管，来建模电荷俘获效应；此外，该模型还包含晶体管亚阈值工作的参数，这对于精确建模 C 类偏置器件（如多尔蒂功率放大器中的辅助放大器）至关重要。在 MVSG-HV 模型中，电热模型由热电阻（R_th）和热电容（C_th）并联组成。[27] 中提出了一种非线性氮化镓高电子迁移率晶体管等效电路电热模型。HEMT 先进 SPICE 模型（ASM-HEMT）是一种行业标准模型，基于表面电势的物理紧凑模型，可纳入自热、沟道长度调制（CLM）、漏致阈值滚降（DIBL）、栅极泄漏电流、表面俘获和体俘获效应 [29]。

三、氮化镓功率放大器

A. 氮化镓用于功率放大器的优势

氮化镓高电子迁移率晶体管令人瞩目的输出功率密度是其用于高频功率放大器的主要优势，但并非唯一优势。氮化镓高电子迁移率晶体管的核心优势可总结如下：

负载电阻

阻抗变换

B. 电抗匹配功率放大器

在典型的氮化镓功率放大器中，通常需要组合多个晶体管以实现所需的高输出功率；驱动级也可包含多个晶体管，为输出级提供足够的驱动功率。图 2 展示了一种两级功率放大器架构：输出匹配网络为输出级晶体管提供最佳负载阻抗（Z_L,opt2），同时组合其输出信号并传输至负载电阻（R_L）；级间匹配网络将输出级晶体管的最佳源阻抗（Z_S,opt2）转换为驱动级晶体管的最佳负载阻抗（Z_L,opt1）；输入匹配网络将源电阻（R_S）转换为驱动级晶体管的最佳源阻抗（Z_S,opt1），同时在晶体管之间分配输入功率。

在电抗匹配功率放大器中，阻抗匹配网络采用集总电感 - 电容（LC）网络、分布式传输线网络，或集总与分布式元件的混合网络。最常用的电路实现方式如图 3 所示：传输线采用曲折微带线或平面波导实现；电容采用氮化镓工艺提供的高品质金属 - 绝缘体 - 金属（MIM）电容；接地连接通过衬底上的背通孔实现。晶体管的输出阻抗建模为最佳电阻（R_opt）与输出电容（C_out）并联，输出电容需被吸收到输出匹配网络中。输入匹配网络中也可使用电阻元件，以确保稳定性、拓宽带宽并改善输入阻抗匹配。设计流程与砷化镓功率放大器类似 [36]。在集成射频功率放大器中，假设电容品质因数较高，输出匹配网络的效率可通过电感品质因数推导为 η≈1−∑（k=1 至 N_L）α_k/Q_L,k，其中 N_L 为电感数量，α_k 为取决于阻抗变换比和网络电路架构的系数 [37]、[38]，这可为识别关键电感并通过版图设计技术最大化其品质因数提供指导。

文献中已报道了多款采用电抗匹配的全集成氮化镓功率放大器 [40]-[44]、[47]、[65]、[69]、[70]，部分已发展为商用产品 [30]、[31]。表 2 总结了工作在射频频段的全集成氮化镓功率放大器的性能，图 4 展示了最先进的射频氮化镓功率放大器。最高输出功率包括：3.1 吉赫兹下 135 瓦（功率附加效率 47%）[40]、5.4 吉赫兹下 40 瓦（功率附加效率 45%）[41]、5.5 吉赫兹下 60 瓦（功率附加效率 40%）[43]、10 吉赫兹下 74 瓦（功率附加效率 40%）[44]、18 吉赫兹下 10 瓦（功率附加效率 45%）[46]、27 吉赫兹下 40 瓦（功率附加效率 32%）[50]。

在毫米波频段，由于损耗增加，氮化镓高电子迁移率晶体管的输出功率和效率会下降，无源元件的损耗也更高，因此实现高输出功率更具挑战性。表 3 总结了全集成毫米波氮化镓功率放大器的性能，图 5 展示了最先进的毫米波氮化镓功率放大器。毫米波频段实现的最高输出功率包括：40 吉赫兹下 12 瓦（功率附加效率 30%）[64]、84 吉赫兹下行波功率合成放大器 3 瓦 [83]、95 吉赫兹下采用威尔金森和兰格耦合器功率合成器的四路径功率放大器 6 瓦（功率附加效率 18%）[65]、120 吉赫兹下 430 毫瓦（功率附加效率 16%）[70]、205 吉赫兹下采用 70 纳米碳化硅基氮化镓工艺实现的 70 毫瓦 [71]。关于文献中毫米波功率放大器的更多细节可参考 [63]。

表 3 电抗匹配毫米波氮化镓集成电路功率放大器（注：谐波终端网络的窄带宽是实际实现中的一个挑战 [51]，这会增加其对工艺变化和寄生元件的敏感性。宽带谐波匹配网络可缓解这一问题，但会以降低效率为代价 [37]、[39]。此外，可将带通滤波器嵌入匹配网络中，以抑制谐波和带外辐射。[38] 中提出了一种最小电感带通滤波器架构，与标准带通滤波器相比，可实现更高的谐波抑制，且总电感显著降低（约 60%），并用于实现 2.0-4.0 吉赫兹宽带氮化镓功率放大器的输出匹配网络。）

功率放大器的线性度是无线通信中的重要考量因素，尤其是当采用复杂调制信号（如正交振幅调制（QAM）和正交频分复用（OFDM））实现高效高速数据传输时。这些信号对功率放大器特性中的幅幅和幅相失真敏感。氮化镓高电子迁移率晶体管存在软增益压缩特性，器件在低功率水平（例如比 1 分贝压缩点低 10 分贝）就会表现出非线性，这导致氮化镓功率放大器的幅幅和幅相失真增加。此外，调制信号带宽的增加会导致误差向量幅度（EVM）增大，这是由氮化镓高电子迁移率晶体管中的电荷俘获和记忆效应引起的 [37]、[39]。

研究表明，对于全集成氮化镓功率放大器，通过将晶体管偏置在最佳电流密度下，可将正交振幅调制信号的误差向量幅度改善超过 6 分贝 [39]，这归因于晶体管跨导和栅源电容的非线性降低。此外，[38] 中采用双路径放大器架构，组合两个晶体管的互补压缩和扩展非线性特性，从而减轻功率放大器的幅幅和幅相失真。此类电路级线性化方法可提供适度的线性性能；然而，为满足当前 5G 及下一代无线通信中基站的严格线性要求，可采用数字预失真（DPD）技术。

C. 功率放大器线性化

无线通信中使用的调制信号通常具有高峰均功率比（PAPR），典型值为 6-10 分贝，这会降低功率放大器的平均效率，除非采用特定电路来提高功率放大器的回退效率。用于提升回退效率的最常用功率放大器架构是多尔蒂功率放大器 [52]、[53]。工作在较低射频频段（通常 < 3 吉赫兹）的混合电路形式多尔蒂功率放大器已在文献中得到广泛研究；然而，实现集成电路形式且工作在更高频率的多尔蒂功率放大器面临诸多实际挑战，主要包括晶体管和无源元件的寄生电容与损耗、片上实现传输线的尺寸过大、C 类偏置辅助晶体管的增益低，以及大峰均功率比信号对非对称晶体管的需求 [53]。研究人员已开发出多种氮化镓集成电路多尔蒂功率放大器架构 [54]-[59]。

[54] 中采用由传输线（长度 <λ/4）和晶体管输出寄生电容组成的 T 形电路实现负载调制网络，该功率放大器（图 6 (a)）在 6.8-8.5 吉赫兹频段内，9 分贝回退时实现 3.2 瓦峰值功率和 24%-37% 的功率附加效率。[55] 中提出的多尔蒂功率放大器包含功率合成负载调制网络（采用传输线和晶体管输出寄生电容）、为主晶体管和辅助晶体管提供非对称漏极偏置，以及用作输入功率分配器和移相器的兰格耦合器，该功率放大器（图 6 (b)）在 5.8-8.8 吉赫兹频段内，9 分贝回退时实现 4 瓦峰值功率和 31%-39% 的功率附加效率。[56] 中采用耦合传输线实现负载调制网络，以拓宽多尔蒂功率放大器的带宽，该功率放大器芯片（图 6 (c)）在 4.5-6.0 吉赫兹频段内，约 6 分贝回退时实现 4 瓦峰值功率和 22%-27% 的功率附加效率。

研究人员还开发了多种功率放大器架构，以缓解多尔蒂功率放大器的局限性。负载调制平衡功率放大器（图 7 (a)）是一种平衡放大器，包含辅助放大器，用于向正交耦合器的隔离端口注入信号，可调制呈现给两个主晶体管的负载阻抗；通过适当控制辅助信号的幅度和相位，可在宽频带内提高回退时的功率放大器效率 [60]。采用氮化镓集成电路实现的负载调制平衡功率放大器（图 7 (c)）在 8.0-9.0 吉赫兹频段内，9.7 分贝回退时实现 14 瓦峰值功率和 > 37% 的功率附加效率 [61]。另一种用于提升回退效率的耦合器基功率放大器架构是非平衡功率放大器（图 7 (b)）[62]：C 类偏置的辅助晶体管尺寸大于 B 类偏置的主晶体管，因此输出功率更高；输出正交耦合器为非对称，耦合系数 C_o<-3 分贝；输出功率回退水平可通过晶体管功率比 K_p 和输出耦合器耦合系数控制，即 OPBO=20log₁₀[1+√K_p×C_o/√(1-C_o²)]；研究表明，当 C_o≈-6 分贝时，可实现类似多尔蒂的特性。与多尔蒂功率放大器相比，耦合器提供的主放大器和辅助放大器之间的高隔离度，以及回退时更低的阻抗变换比，使其固有带宽更宽。采用氮化镓集成电路实现的非平衡功率放大器（图 7 (d)）在 4.5-6.5 吉赫兹频段内，约 6 分贝回退时实现 2.7 瓦峰值功率和 27%-40% 的功率附加效率 [62]。

D. 回退效率提升

可重构功率放大器架构能够根据输入调制信号调整其电路，在平均效率和线性度方面具有显著优势。这一概念已广泛应用于工业界成熟的 CMOS 数字功率放大器中；然而，在氮化镓技术中，可重构功率放大器的发展受到工艺限制（主要是缺乏紧凑、高速的开关）。下文简要综述可重构氮化镓功率放大器的一些初步进展 [72]-[74]。

[72] 中提出了一种电压模式数字氮化镓功率放大器，该数字功率放大器采用 250 纳米碳化硅基氮化镓工艺实现，后接混合带通滤波器电路，构成 D/S 类功率放大器；该功率放大器工作在 840 兆赫兹开关频率，工作电压在 60-20 伏之间可调，实现 7.8 瓦峰值输出功率和 47% 的功率附加效率。[73] 中提出了一种四模式可重构谐波调谐功率放大器，包含 1 个栅宽为 W_m 的主晶体管和 3 个栅宽为 W_a 的辅助晶体管，晶体管尺寸设计满足 W_m=3W_a，输出功率比为 2；该功率放大器采用 250 纳米碳化硅基氮化镓工艺实现，工作在 4.8 吉赫兹，最大输出功率 2 瓦，通过配置工作模式，可将回退效率提升 60%，相邻信道泄漏比（ACLR）改善 6 分贝。[74] 中提出了一种可重构功率放大器，包含双频段输出匹配网络和可重构级间 / 输入匹配网络，可工作在两种模式：2-3 吉赫兹或 10-12 吉赫兹；该功率放大器采用 250 纳米碳化硅基氮化镓工艺实现，输出功率约 1 瓦。

E. 可重构功率放大器

分布式放大器通过将晶体管的输入和输出寄生电容吸收到输入和输出传输线中，可实现极宽的带宽 [75]。氮化镓工艺为分布式放大器提供了诸多优势，主要得益于其高功率密度 —— 允许使用寄生电容低的小晶体管，从而同时实现宽带宽和高输出功率。均匀分布式放大器由于输出线终端电阻的功率损耗和晶体管漏极电压摆幅不均，无法实现高效功率放大器；通过采用非均匀分布式放大器架构（输出线特性阻抗向输出端口缩放，且取消输出线终端电阻），可缓解这些问题 [图 8 (a)]；有时，晶体管栅宽也向输出端口缩放，以进一步提高效率 [76]。

表 4 总结了氮化镓分布式功率放大器的性能：采用 250 纳米碳化硅基氮化镓工艺，在 30 伏工作电压下，1-6 吉赫兹带宽内实现 42-60 瓦的最高输出功率 [77]；[80] 中通过兰格耦合器组合两个非均匀分布式放大器，构成平衡放大器，在 6-18 吉赫兹带宽内实现 12.3-13.5 瓦输出功率；[86] 中通过移除栅极线终端电阻以扩展低频截止频率，实现 0.1-45 吉赫兹带宽，该功率放大器采用 150 纳米碳化硅基氮化镓工艺实现，输出功率 1-2 瓦。

已开发的氮化镓分布式功率放大器大多采用有限的电路架构，主要是在功率单元级或作为平衡放大器进行功率合成的非均匀分布式放大器，这表明需要进一步开展电路层面的研究以实现更高性能。[84] 中提出了一种输入和输出线耦合的分布式放大器架构（图 8 (b)），研究表明，通过输入和输出线之间的最佳耦合系数 k_opt=1/√[(1+C_g/C_gd)(1+C_d/C_gd)]（其中 C_g 和 C_d 分别表示每个节点的输入和输出线电容，C_gd 表示晶体管的栅漏电容），可抵消栅漏电容的影响；该原始电路采用砷化镓工艺实现，也可应用于氮化镓工艺。此外，[87] 中提出了一种锥形分布式放大器架构，输入和输出线的传输线段长度以及晶体管栅宽通过系数（K_g、K_d、K_m）进行锥形化设计 [图 8 (c)]；最佳锥形化系数通过为分布式低噪声放大器开发的分析模型推导得出，该方法可应用于分布式功率放大器，以推导最佳锥形化系数。

四、未来展望

A. 晶体管层面

在晶体管层面，主要发展趋势之一是缩小晶体管栅长，以实现更高的毫米波频率工作。文献中报道的最先进氮化镓技术节点是 HRL 的 20 纳米碳化硅基氮化镓高电子迁移率晶体管工艺，f_T/f_max 为 454/444 吉赫兹 [35]；该工艺实际可用于实现高达约 200 吉赫兹的功率放大器电路，其栅源和栅漏间距为 50 纳米，击穿电压 10 伏，这限制了工作电压至约 4 伏；相对较低的工作电压限制了晶体管的输出功率密度。因此，未来预计将出现两大趋势：一是继续将晶体管缩放到 10 纳米以下节点，以实现更高的工作频率和性能；二是通过创新的缩放方法或晶体管结构（如采用 L_gd>L_gs 的非对称栅漏和栅源间距），提高晶体管的击穿电压，进而提升输出功率密度。

另一个主要趋势是开发具有极高击穿电压的氮化镓晶体管。目前，工作电压为 600 伏的氮化镓工艺已面市 [16]；预计对更高工作电压的追求将持续推进，以突破新兴高功率电子应用的性能极限。一个关键挑战是氮化镓器件的击穿电压与开关速度或最大工作频率之间的权衡；可能的解决方案是开发允许晶体管堆叠的氮化镓工艺（类似于绝缘体上硅 CMOS 工艺），以在不影响晶体管速度的前提下应用更高的工作电压，这标志着未来将朝着同时满足高电压和高速需求的氮化镓工艺方向发展。

当前氮化镓工艺的一个局限性是其低集成能力，这阻碍了充分发挥集成电路工艺的预期潜力。主要问题包括：晶体管尺寸大、金属层数量有限、氮化镓工艺中的金属 - 绝缘体 - 金属电容密度低于 CMOS 工艺、仅有一种晶体管类型适用于高功率工作、晶体管模型在亚阈值和非额定工作电压下的不准确性，以及大型氮化镓芯片的良率低。未来的发展需要解决这些问题，以实现功能更丰富、更复杂的氮化镓电路和系统。

B. 电路层面

在电路层面，自氮化镓工艺首次发展以来，仅出现了少数成熟的集成电路功率放大器架构。最常用的架构是电抗匹配功率放大器 —— 通过组合多个晶体管的输出信号，在特定频段内实现目标输出功率，电抗匹配网络在该频段内进行调谐；功率放大器通常包含一个驱动级，毫米波频段可能包含更多驱动级。这类功率放大器的主要挑战是设计级间匹配网络，需匹配两个具有大阻抗变换比的复杂阻抗 [36]。另一款常用的氮化镓功率放大器架构是非均匀分布式放大器，可实现极宽的带宽，但效率和输出功率通常低于电抗匹配功率放大器。

氮化镓功率放大器集成电路架构的稀缺，可能是由于该工艺的电路设计研究有限 —— 高制造成本导致研究仅限于少数特定公司和团队；此外，氮化镓工艺的局限性（包括晶体管模型、晶体管尺寸大、大型氮化镓芯片良率低），使得氮化镓集成电路的发展速度慢于 CMOS 工艺。未来氮化镓工艺的可能改进，将为实现新型电路架构和功能创造机会，以充分发挥这一前景广阔的工艺潜力。

五、结论

本文综述了氮化镓集成电路功率放大器的最新发展，讨论了氮化镓晶体管的进展及其当前性能水平，研究了氮化镓集成电路功率放大器架构及射频和毫米波频段的输出功率现状，并展望了氮化镓晶体管和电路架构的可能改进方向，以充分发挥该工艺的潜力。

氮化镓功率放大器核心技术综述：发展与未来展望

摘要

一、引言