芯耀
与非AI
关注我们
设计助手
电子硬件助手
元器件查询
电子硬件助手
元器件查询
电子硬件助手
元器件查询
扫码加入Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBA AXI4 互联规范、IP-XACT IP封装元数据、工具命令语言(TCL)、Synopsys 系统约束(SDC) 以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。赛灵思构建的Vivado 工具把各类可编程技术结合在一起，能够扩展多达1 亿个等效ASIC 门的设计。
Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBA AXI4 互联规范、IP-XACT IP封装元数据、工具命令语言(TCL)、Synopsys 系统约束(SDC) 以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。赛灵思构建的Vivado 工具把各类可编程技术结合在一起，能够扩展多达1 亿个等效ASIC 门的设计。收起
查看更多
vivado FPGA设计
CPCI 串口 IO 控制 FPGA 设计 Verilog Vivado
CPU vivado
CPU 处理器实验设计 Verilog Vivado
vivado 数字时钟
数字时钟 FPGA 设计 Verilog Vivado（2）
毕业设计 verilog
电子琴 FPGA 设计 Verilog Vivado
vivado FPGA设计
交通灯控制 FPGA 设计 Verilog Vivado
vivado IO
UART 串口控制 12 路 IO 输出 Verilog Vivado
FPGA verilog
DDS 信号发生器 FPGA 设计方案 Verilog Quartus
FPGA verilog
AD9248 双通道采集驱动 Verilog Vivado 电路设计方案
vivado 计数器
多位计数器 FPGA 设计 VHDL Vivado
FPGA vivado
AM 调制信号发生 FPGA 设计 Verilog Vivado VHDL
FPGA vivado
按键电压数码管显示 FPGA 设计 Verilog Vivado
FPGA verilog
俄罗斯方块 FPGA 游戏 Verilog Vivado
vivado FPGA设计
乘法计算器 FPGA 设计 Verilog Vivado
vivado 程序源码
网球计分器设计VHDL代码VIVADO仿真
数码管 源代码
基于FPGA的4位电子密码锁系统的设计Verilog代码Vivado仿真
6课时
明德扬FPGA教程_XILINX_VIVADO软件开发平台的使用方法
© 2010 - 2026 苏州灵动帧格网络科技有限公司 版权所有
ICP经营许可证 苏B2-20140176 | 苏ICP备14012660号-6 | 苏公网安备 32059002001874号
扫码关注
扫码加入
电子硬件助手
元器件查询
