• 什么是RISC-V芯片？

  RISC-V是一种开源指令集架构（IEC61375），其核心理念是：“你可以不买任何特定的 CPU，但你必须了解指令系统，并能参与到整个系统的设计过程中。”RISC-V的指令集架构类似于传统 CPU的指令集，但它是一个全新的指令集架构。

  
  芯片工艺技术 2578 03/05 08:56 RISC-V
• RISC-V笔记——代码移植指南

  本文记录一些RISC-V内存操作在不同平台、场景下的使用方式，方便代码在不同平台上的移植。

  
  专芯致志er 4361 2024/10/28 Arm RISC-V
• RISC-V笔记——内存模型总结

  Memory consistency model定义了使用Shared memory(共享内存)执行多线程(Multithread)程序所允许的行为规范。RISC-V使用的内存模型是RVWMO(RISC-V Weak Memory Ordering)，RVWMO内存模型是根据全局内存顺序(global memory order)定义的，全局内存顺序是所有harts产生的内存操作的总顺序。通常，多线程程序有许多不同的可能执行，每个执行都有自己对应的全局内存顺序。

  
  专芯致志er 3367 2024/10/21 RISC-V 内存模型
• RISC-V笔记——内存模型公理

  在RISC-V中，只有当存在一个全局内存顺序(global memory order)符合preserved program order，并且满足load value axiom、atomicity axiom和progress axiom时，RISC-V程序的执行才遵循RVWMO内存一致性模型。今天主要讲下load value公理、atomicity公理和progress公理。

  
  专芯致志er 2554 2024/10/21 RISC-V 内存模型
• RISC-V笔记——Pipeline依赖

  RISC-V的RVWMO模型主要包含了preserved program order、load value axiom、atomicity axiom、progress axiom和I/O Ordering。今天主要记录下preserved program order(保留程序顺序)中的Pipeline Dependencies(Pipeline依赖)。

  
  专芯致志er 1822 2024/10/21 RISC-V
• RISC-V笔记——RVWMO基本体

  RISC-V使用的内存模型是RVWMO(RISC-V Weak Memory Ordering)，它是Release Consistency的扩展，因此，RVWMO的基本体类似于RC模型。

  
  专芯致志er 3293 2024/10/19 RISC-V
• RISC-V笔记——显式同步

  RISC-V的RVWMO模型主要包含了preserved program order、load value axiom、atomicity axiom、progress axiom和I/O Ordering。今天主要记录下preserved program order(保留程序顺序)中的Explicit Synchronization(显示同步)。

  
  专芯致志er 2008 2024/10/18 RISC-V
• RISC-V笔记——重叠地址排序

  RISC-V的RVWMO模型主要包含了preserved program order、load value axiom、atomicity axiom、progress axiom和I/O Ordering。今天主要记录下preserved program order(保留程序顺序)中的Overlapping-Address Orderings(重叠地址排序)。

  
  专芯致志er 1733 2024/10/17 RISC-V
• RISC-V笔记——语法依赖

  Memory consistency model定义了使用Shared memory(共享内存)执行多线程(Multithread)程序所允许的行为规范。

  
  专芯致志er 1933 2024/10/15 RISC-V 寄存器
• RISC-V笔记——基础

  基本整型ISA精选了最小的一组指令，这些指令足以为编译器、汇编器、链接器和操作系统提供足够的功能，它提供了一组便利的ISA和软件工具链骨架，可以围绕它构建更多定制的处理器ISA。基本整型ISA与早期RISC处理器非常类似，除了没有分支延迟槽(branch delay slot)和可选的变长指令编码(Variable-length instruction encoding)。

  
  专芯致志er 1644 2024/10/10 RISC-V
• 车规级CPU IP和RISC-V的选择

  RISC-V是一个开源开放的指令集架构，之前基于RISC-V架构的IP更多针对IoT，AI，Computing，如今，也有不少RISC-V针对汽车推出了CPU IP核，作为SoC内部重要的组成，今天针对32bit的RISC-V CPU做个简单汇总

  
  芯小二的下午茶 2280 2023/07/31 RISC-V 晶心科技
• 如何让HBird v2 E203跑起来

  HBird v2 E203是芯来的RISCV的开源（https://github.com/riscv-mcu/e203_hbirdv2）SoC项目，Apache 2.0 License 。
  陈锋 1165 2023/03/13 开源 RISC-V

正在努力加载...