人工智能加速芯片设计：动态自适应流程引领高效创新

芯片开发者常面临极高设计复杂度与缩短产品上市时间的双重压力。任何有助于提升设计开发效率、加速决策制定速度以及推进其他进度的举措，都能为开发者解燃眉之急。

近年来，人工智能（AI）的出现带来了转机。

新思科技作为人工智能驱动的电子设计自动化（EDA）领域先驱，近期通过原生集成DSO.ai，进一步增强了Fusion Compiler的人工智能能力。凭借人工智能驱动的动态自适应流程，该解决方案能够自动决策，优化功耗、性能和面积（PPA），并更快地提供更优结果。

01、实现RTL-GDSII流程自动化

以往，大公司与设计公司会组建集中团队，为所有设计打造统一流程。但这种流程要兼顾各类设计，对简单设计分区来说往往过于复杂，而对于要求严格的设计分区又调优不足。此外，设计团队必须遵循特定的应用设置，在设计实施中调整设置的空间有限。

Fusion Compiler全新人工智能驱动的自适应流程功能解决了这些难题。它依据实时监测动态调整设计流程与引擎启发式算法，从而强化了从寄存器传输级（RTL）到图形数据系统II（GDSII）的流程。人工智能可持续监控和调整流程，确保设计收敛，即使初始配置效果不佳也能达成目标。

人工智能并非预先固定流程顺序，而是根据当前设计的独特特征与挑战，智能动态地调整引擎和流程。无论是在主要流程步骤间，还是外部代理无法触及的子流程步骤内，皆可灵活调整。

通过持续监测设计指标和趋势，人工智能可自主执行以下操作：

选用其他优化启发式算法或方法。

执行选择性优化步骤，缩短周转时间。

重排子流程步骤，提升收敛性。

强化子流程步骤，增强应对特定设计挑战的强度。

换方法重新执行前序步骤，摆脱次优结果。

驱动自适应流程的人工智能在工厂进行了预训练，能快速得出结果，相比通用人工智能优化应用，计算需求降低了5-10倍。而且，实施后人工智能仍会持续学习。

人工智能在监控设计流程并实时调整时，会从每次行动结果中汲取经验。随着时间推移，这能提升其驱动决策与优化的准确性。

另外，若有额外计算资源，人工智能效率会更高。它能并行探索多种自适应策略，在所有运行中横向拓展其学习空间，获取更广泛的信息与洞察，助力其在每个设计实施流程的每个细微步骤中掌握最佳优化策略。

人工智能的微调能力远超人类，对专家和普通用户都十分关键。

尽管对比人工智能驱动的流程与专家工程师规划的流程颇有难度，但新思科技新推出的自适应流程已成效初显。最新版Fusion Compiler仅用5个计算资源，就实现了功耗降低达7%、面积缩减达2%的改进。

对于针对高性能计算（HPC）或移动设计分区构建了高度优化流程的半导体公司，这些改进可能会大幅提升产品质量和缩短产品上市时间。在所有用户和应用场景中，新自适应流程达成PPA目标的时间比现有流程快2-3倍。客户在试用新流程后，不仅PPA显著改善，部署更简便，计算量减少，流程也得到优化。

在人工智能助力下，Fusion Compiler的全新自适应流程功能标志着芯片设计与开发领域的一次重大飞跃。它通过实时监测动态调整和优化设计流程及引擎启发式算法，有望实现性能、设计效率与上市时间方面的全面提升。随着时间的推移，它将不断学习进化，带来更多效益，继续重塑芯片设计的未来。