VIVADO中mig的地址的位宽解析

欢迎各位朋友关注“郝旭帅电子设计团队”公众号，本公众号会定时更新相关技术类资料、软件等等，感兴趣的朋友可以浏览一下本公众号的其他“模块”，希望各位朋友都能在本公众号获得一些自己想要的“东西”。

本篇主要是VIVADO中mig的地址解析

在利用7系列FPGA控制DDRX时，一般会调用MIG。

选择非AXI接口时，MIG中我们选择对应的DDRX。

这里选择的是MT47H64M16XX-25，row为13bit，列线为10bit，bank线为3bit。无论采用哪一种映射方式，得到的地址总宽度应该是13+10+3=26位。
我们生成mig后，得到的app_addr的地址宽度为27。比我们想的多一位。

查看mig的手册后，得知：app的位宽解析：

关于RANK的概念，可以参考我们公众号的其他文章：

SDRAM中Bank和Rank的概念解析

我们在应用时，直接将最高位一直设置为0即可。

番外篇：

将地址最高位设置为0，其他地址随机，写入33.读出后，依然是33.

将地址最高位设置为1，其他位与之前保持一致，写入44；读出后，依然是44.

将地址最高位设置为0，其他位与之前保持一致，直接读取数据，结果为44.

证明最高位为0和为1，操作的是同一个地址。故而应用时，最高位保持0即可。

如果最高位为0和为1，操作的不是同一个地址，那么存储器经过mig一控制，还多了一倍的空间，想想是不是有点不可能。

本篇内容中有部分资源来源于网络，如有侵权，请联系作者。

如果您觉得本公众号还不错的话，可以推给身边的朋友们，感谢并祝好！