芯耀
698
在PCB设计中，过孔是连接PCB不同层走线的桥梁。但在高速信号眼里，过孔不仅仅是导线，它是一个“断路点”。从信号完整性的角度看，一个过孔在电气上等效于一个对地电容和一个串联电感的组合。当信号频率低时，你可以把过孔当成是透明“人”。
但是但当信号速度飙升，比如DDR4/5, PCIE，那这两个寄生参数就会导致阻抗不连续、信号反射和上升沿变缓。
今天我们结合具体的计算案例，来扒一扒过孔寄生参数背后的物理意义。
1.过孔的寄生电容
关于过孔的寄生电容，我们先看看它的物理模型与公式。
过孔的焊盘与其周围包围它的地平面或电源平面之间存在绝缘介质，这天然构成了一个电容器。
经典经验公式如下：
C：过孔寄生电容 (pF)
εr：PCB板材的相对介电常数T：PCB板厚 (inch)D1：过孔焊盘直径 (inch)
D2：地平面上的隔离孔直径(inch)
直观理解就是焊盘D1越大，或者离地D2越近，电容C就越大。
上升沿的计算公式如下：
计算上升沿变缓的公式，这里的Z0/2是怎么来的？
这其实是基于戴维南等效电路。当信号在传输线上遇到过孔电容时，传输线本身既是信号源，也是负载。
1.从源端看：过孔电容"看到"的源阻抗是传输线阻抗Z0。
2.从负载端看：过孔电容"看到"的负载阻抗也是传输线阻抗Z0。
3.并联效应：对于夹在中间的电容来说，它所处的充放电回路的等效电阻，是源阻抗和负载阻抗的并联。
所以，RC时间常数
而对于一阶RC电路，10%-90%的上升时间大约是2.2τ，因此公式变成了 2.2C（Z0/2)。如果不除以2，算出来的信号延迟会比实际情况大一倍，这样会导致设计过于悲观，不会出错，不过计算还是要现实点，实事求是！
在高密度板上，埋孔，盲孔，普通孔非常多，孔太大了，走线就很难，嘉立创的最小激光孔径可以做到0.075mm(3mil)，它是实现BGA扇出的关键。在0.5mm或更小引脚间距的芯片下，如果不使用盲埋孔，通孔会占据所有层，导致根本无法走线。
嘉立创HDI板最大层数可到64层，支持一阶、二阶及跨层微导孔，这样咱们硬件的布板效率会大大提高。而且层数越多，这允许在不增大PCB物理尺寸的情况下，容纳更多、更复杂的电子元件。这样我们就可以设置完整的内层地平面，它就像一个屏蔽罩，增强电路抗干扰的能力，对于板子的散热能力也是非常有利的。
2.过孔的寄生电感
还是一样，我们要先聊聊它的物理模型与公式。
电流流经过孔时，需要走过一段垂直路径。凡是有电流流过且有长度的导体，就会产生磁场，从而表现出电感特性。
常用计算公式：
L：过孔电感 (nH)
h：过孔长度(inch)
d：中心钻孔直径 (inch)
直观理解就是过孔h越长，电感越大；钻孔d越细，电感也越大，虽然是对数关系，影响不如长度大。
计算电感引起的感抗公式为：
这里你可能会有个疑问：感抗公式不应该是XL=2πfL 吗？这里的π和T10-90是怎么来的?
感抗的标准定义确实是XL=2πfL，但这里的关键在于：如何用上升时间Trise来等效频率f？
在信号完整性领域，我们通常认为数字信号的主要能量集中在转折频率以下。关于上升时间与频率的对应关系，有两种常用近似：
近似一（激进）：
近似二（保守）：
如果假设信号的等效频率为1/2Trise，即上升沿对应半个正弦波周期，这是非常直观的物理近似），代入感抗公式：
当然如果你认为f = 0.35/T，那么系数就是0.7π ≈ 2.2。
激进的计算算法估算出的阻抗更大，属于更严格worse-case的估算，对于高速信号而言，需要对走线进行阻抗控制，嘉立创的阻抗控制精度达±10%，满足高速信号传输严苛要求。
实例分析
接下来我们就举个例子计算一下过孔的电容和电感吧。年轻人，能动手，尽量少吵吵！
已知条件：
板厚 T(h) =50mil
焊盘直径 D1 = 20mil
反焊盘直径 D2 = 40mil
钻孔直径d = 10mil
介电常数εr = 4.4 (FR4常用值)
上升时间Trise = 1ns
先算一下电容:
再算一下电感：
最后咱们算一下感抗，评估一下对信号的影响
这意味什么？ 对于一个50Ω的传输线，突然串联了一个3.19Ω的电感。虽看起来不大，但在高频下，这个感抗会导致高频分量衰减和阻抗不连续。如果你的信号上升时间缩短到100ps，这个阻抗就会变成31.9Ω，这时候信号就彻底崩了。
对硬件来说，画出可靠的PCB是一方面，拿到手的样件不出问题也很重要，我记得有一次找小厂打样PCB，生产了几十套，结果拿回来一量发现5V对地短路，查了很久发现是PCB的过孔和附近铜皮短路了，非常耽误事，所以打样建议还是首选嘉立创这样的大厂，特别是HDI这种对工艺要求比较高的板子，大厂一般会在工艺和检测上比较下功夫，确保板子不出问题。
通过上述计算，我们得出关于过孔设计的几条总结吧：
1.想减小电容？
挖大反焊盘来增大D2，这是最立竿见影的方法，这也是很多高速板要做优化掏空的原因。或者减小焊盘D1，当然了你得确保在生产工艺允许范围内。
2.想减小电感？
打短过孔：使用盲埋孔或者背钻去掉Stub，减小h。或者多打孔，两个过孔并联，电感减半！这是电源滤波网络中最常用的手段。
3.阻抗匹配：
电容会导致阻抗偏低，电感会导致阻抗偏高。实际上，我们可以通过调整反焊盘大小，让电容和电感效应在一定频率范围内相互抵消，这就是高级的过孔阻抗优化技术。
