数字低压差（LDO）集成稳压器：原理、设计与展望

导言：今天给大家带来的是经典电子书籍资料分享，具体文档请在文末扫码添加索取。

今天给大家带来的是关于LDO设计的一篇文献，《ISSCC2020_T7 Basics of digital LDO》

一、LDO核心概念与设计动机

LDO的定位与优势

• 核心功能：将输入电压（Vin）稳定至目标输出电压（Vout），支持宽范围负载电流（I_load），典型应用场景为多核处理器供电。

• 集成需求：相比传统Buck转换器（需大体积电感/电容），LDO无需外部无源元件，适合片上集成。

• 动态调压：通过快速响应负载瞬态变化（如1GHz处理器核的纳秒级电流跳变），实现高效电源管理。

数字LDO的崛起

• 工艺驱动：先进工艺下（如7nm以下），模拟电路设计复杂度与功耗显著增加，数字控制逻辑的可综合性与低电压适应性（支持Vin低至0.5V）成为关键优势。

• 性能取舍：以牺牲部分带宽和PSRR为代价，换取面积效率、可扩展性和低静态功耗（I_q可低至微安级）。

二、数字LDO vs. 模拟LDO：关键差异与权衡

三、关键性能指标与设计约束

静态参数

• 效率：

◦ 电流效率（CE）：CE = I_load / (I_q + I_load)（目标>99%）。

◦ 功率效率（PE）：PE ≈ Vout / Vin（受V_dropout限制）。

• 面积：65nm工艺下典型面积0.0015–0.05mm²，与功率FET阵列规模正相关。

动态性能

• 瞬态响应：

◦ 电压跌落（V_droop）：负载阶跃（ΔI_load）下的最大偏差（目标<10% Vout）。

◦ 响应时间（t_response）：从负载变化到控制器首次调整的时间（异步控制可达ns级）。

• 稳定性：需保证环路特征值在单位圆内（|λ|<1），避免振荡。

FoM（性能指标）

• ps-FoM：t_response × I_q，衡量动态效率（越小越好）。

• pF-FoM：(C_out × V_droop²) / (I_q × t_edge)，综合电容与静态功耗影响（前沿设计<10ps）。

四、数字LDO核心架构与创新

控制环路设计

• 基本架构：

Vout → 量化器（ADC） → 数字控制器（PI/积分/前馈） → 功率FET阵列（DAC）

• 控制策略演进：

◦ 纯积分控制：稳态精度高，但响应慢（易振荡）。

◦ PI控制：引入比例项加速瞬态响应（KP需优化）。

◦ 前馈补偿：通过Vout斜率预测负载变化，预调整电流（需LUT支持）。

◦ 二分搜索：快速逼近目标电压（t_settling ∝ log2(N_DAC)）。

触发机制优化

• 同步触发：固定时钟采样，简单但响应延迟固定。

• 异步触发：基于电压误差事件驱动，减少空采样（需防“粘滞”问题）。

• 多米诺触发：级联比较器链实现亚纳秒级响应（Kim-VLSI19）。

功率FET阵列设计

• 拓扑选择：

◦ PFET阵列：低V_dropout（50mV），但PSRR差。

◦ NFET阵列：需电荷泵升压（Vg > Vin），PSRR优但面积大。

• 量化粒度：

◦ 单位电流（I_u）：决定最小负载电流（I_load,min = I_u / r，r为精度系数）。

◦ DAC位数（N_DAC）：N_DAC = log2(I_load,max / I_u + 1)。

混合架构突破

• 模拟辅助数字环（Huang-JSSC18）：利用模拟环路快速响应大信号扰动，数字环路精调稳态。

• 并行PI控制（Kim-ISSCC17）：独立比例和积分路径，避免相互干扰。

五、稳定性与性能优化

状态空间建模

• 误差方程：

e[k+1] = (1 - T/(R_load·C_out))·e[k] + (I_u·T/C_out)·i[k]

• 积分控制方程：

i[k+1] = i[k] + K_I·e[k]

• 稳定条件：特征值模长<1，需满足0 < K_I < 2·C_out/(I_u·T)。

低电压挑战

• 噪声抑制：

◦ 纹波优化：V_ripple ≈ I_u·R_load（需动态调整f_clk）。

◦ IR压降：分布式LDO架构（如Intel POWER9）缓解供电网络阻抗。

• 工艺适配：近阈值设计需定制标准单元库（如异步比较器）。

六、前沿进展与未来方向

代表性工作

• 自触发控制（Kim-VLSI18）：消除传统事件驱动的“粘滞”延迟，t_settling减少40%。

• 混合LDO（Liu-ISSCC19）：数字粗调+模拟细调，PSRR提升15dB。

• 全综合数字LDO（ISSCC 2023）：基于标准单元库，支持动态电压频率缩放（DVFS）。

技术趋势

• 自适应采样：根据负载动态调整量化频率（如Nasir-TPE16）。

• AI辅助调参：机器学习优化控制系数（K_P/K_I）和死区电压（V_dz）。

• 3D集成：将LDO嵌入计算单元下方，缩短供电路径（如TSV技术）。

七、设计工具与验证

仿真流程

• 行为级建模：MATLAB/Simulink验证控制算法。

• 电路级仿真：Cadence Spectre评估瞬态响应/PSRR。

• 工艺角分析：覆盖PVT变化（尤其关注低电压极端情况）。

测试指标

• 负载阶跃测试：0–100% I_load跳变下的V_droop与恢复时间。

• PSRR测量：注入Vin扰动（如100mV@100MHz），量化Vout衰减。

附录：关键参考文献

基础理论：
• Hazucha-JSSC05：首提ps-FoM与动态补偿技术。

• Okuma-CICC10：0.5V输入数字LDO原型。

架构创新：
• Kim-JSSC17：事件驱动显式时间编码。

• Huang-JSSC18：三环模拟辅助数字控制。

前沿进展：
• Liu-ISSCC19：14nm混合LDO（动态钳位调谐）。

• ISSCC 2023：全综合数字LDO（0.5V输入，99.99% CE）。

整合后的文档系统化梳理了数字LDO的设计原理、性能权衡与创新方向，可作为集成电路电源管理领域的研究与工程参考。