芯耀
870
欢迎各位朋友关注“郝旭帅电子设计团队”公众号，本公众号会定时更新相关技术类资料、软件等等，感兴趣的朋友可以浏览一下本公众号的其他“模块”，希望各位朋友都能在本公众号获得一些自己想要的“东西”。
本篇主要是讨论为什么高速时钟会用差分时钟呢
为了对抗高速开关下日益严重的噪声和信号失真，差分时钟提供了一种极其稳健的解决方案。
核心优势：
卓越的抗共模噪声能力 这是使用差分信号最首要、最重要的原因。
什么是共模噪声？
在电路中，导线就像天线，很容易拾取来自其他电路、电源波动或外部环境（如电磁辐射）的噪声。这种噪声通常会同时、同相地影响两条紧靠在一起的导线。
差分信号如何工作？
它使用两条导线来传输一个信号：一条携带原始信号（正相，CLK_P），另一条携带其精确的互补信号（反相，CLK_N）。
在接收端，并不关心单个信号对地的绝对电压，而是检测两者之间的电压差。
电压差 = CLK_P - CLK_N
逻辑“1”：当 CLK_P - CLK_N 为 正 值时。
逻辑“0”：当 CLK_P - CLK_N 为 负 值时。
噪声如何被抵消？
当共模噪声（假设为 V_noise）耦合到这对线上时，两条线会同时受到几乎相同的影响：
接收端看到的信号变为：(CLK_P + V_noise) - (CLK_N + V_noise) = CLK_P - CLK_N 噪声 V_noise 被完美地减掉了！
这对于在嘈杂的数字系统（尤其是包含高速数据总线、开关电源的CPU、内存周围）中保持一个干净的时钟至关重要。
更低的电压摆幅和更快的开关速度
单端信号：为了在存在噪声的情况下确保“1”和“0”的电平能被正确识别，需要较大的电压摆幅（例如，从0V到3.3V）。从一个电平切换到另一个电平需要时间，并且需要给寄生电容充放电，消耗大量能量，限制了速度。
差分信号：由于接收器对电压差非常敏感，即使是很小的电压摆幅（例如，只有200mV）也能被可靠地检测到。更小的电压摆幅意味着：
更快的上升/下降时间：给电容充放电到更小的电压差所需的时间更短。
更高的潜在开关频率。
更低的动态功耗
对参考地平面的依赖性降低
单端信号：其电压是相对于一个“理想”的公共地来测量的。但在高频下，地平面本身并不是等电位的，会存在噪声和回流路径问题。信号质量严重依赖于地平面的完整性。
差分信号：信号回路主要是在两条信号线之间完成的，电流大小相等、方向相反。它们产生的磁场会相互抵消，对地平面的依赖大大降低。这使得差分对在非理想参考平面上也能有较好的表现，简化了PCB设计（尽管仍然需要良好的参考平面来控制阻抗）。
优异的抗电磁干扰能力与更低的EMI辐射
抗干扰：如上所述，其天然抵抗外部共模噪声。
低辐射：由于两条导线中的电流方向相反，它们产生的磁场会趋向于相互抵消。这显著降低了由时钟信号产生的高频电磁干扰，有助于系统通过如FCC、CE等严格的电磁兼容性认证。
应用场景
正因为这些无可替代的优势，在以下这些对时序和速度要求极高的场景中，差分时钟成为了必然选择：
高速串行总线：USB、SATA、PCIe、HDMI等。
内存接口：DDR、LPDDR（特别是DDR4/5及LPDDR4/5之后的超高速版本）。
网络技术：以太网。
总而言之，当时钟频率进入数百MHz乃至GHz领域时，信号完整性取代逻辑设计成为首要挑战。差分时钟通过其共模噪声抑制、低电压摆幅和低EMI的特性，为高速数字系统提供了一个干净、稳定、可靠的时序心跳，是现代高性能电子设备的基石技术。
本篇内容中有部分资源来源于网络，如有侵权，请联系作者。
