芯耀
1415
一、硅基三维垂直环栅晶体管的沟道制备
晶体管沟道制备需要刻蚀硅材料，常用的办法有干法和湿法两大类，湿法刻蚀通常难以实现高分辨率。目前基于反应离子刻蚀设备的干法刻蚀方法已经相当成熟。
常用的设备是RIE和ICP-RIE，可以更好地控制等离子体密度和能量，实现高深宽比、高精度的纳米级三维结构加工。
反应离子刻蚀速度较快，主要原因是它不仅有物理轰击的刻蚀效果，而且可以选择特定气体使其产生的等离子体与待刻蚀材料发生化学反应达到高效的刻蚀目的。
ICP-RIE相较于RIE，其顶部增加一个射频功率源（ICP源），通过感应线圈的方式将此射频功率源耦合进入设备腔体，从而将等离子体的产生与刻蚀两个步骤分开。
顶部的感应线圈 使得等离子体在墙体顶部做高速回旋运动，充分接触气体实现完全电离。
在样品台基板上的射频源（RIE源）则可以设定指定功率，完成对垂直方向的自偏置电压控制。
ICP-RIE与RIE相比较具备高等离子体密度、可控的等离子体能量两点优势，使其拥有高刻蚀选择比、高刻蚀速率等优点，在加工高深宽比、高精度的结构中大有作为。
目前常见的刻蚀硅的气体有C4F8/SF6，CF4/SF6，SF6/O2，HBr，SiCl4/Cl2 等。
在这些刻蚀方法中，博世（Bosch）工艺、准博世（Pseudo Bosch）工艺、低温工艺、HBr 工艺较为常见。
下来我们主要介绍的工艺为低温和 Pseudo Bosch 工艺。
二、Si沟道低温刻蚀工艺
低温刻蚀硅的工艺，首次由Tachi等人提出，其反应气体是SF6和O2，衬底温度范围为-85℃到-140℃。
低温刻蚀工艺最大的优点便是可以克服 Bosch 工艺产生的“波纹”效应。
在低温刻蚀过程中，SF6为蚀刻气体，O2为钝化气体。
SF6在等离子体中被电离，产生F-、SFx 等活性强的等离子基团，其中起主要刻蚀作用的是F -。
F-与样品上的Si接触并发生化学反应，产生一种挥发性气体SiF4，蚀刻产物被分子泵从腔 体中抽出。与此同时，在低温条件下，Si与F-和O-发生反应产生的副产物SiOxFx 会部分冷凝在Si结构表面，形成一层保护层，防止F-进一步与Si反应，从而避免了F-对 Si 的横向刻蚀。而在垂直方向由于存在等离子体物理轰击过程，很难形成有效的钝化层，从而实现高深宽比的Si三维结构加工。
刻蚀的基本参数对蚀刻速率和蚀刻结构的形貌有重大影响。
如前所述，使用ICP-RIE 的优点是可以将等离子体的产生与刻蚀两个步骤分开。低温蚀刻工艺主要是活性等离子体与衬底材料的化学反应，因此控制产生的F-密度可以极大影响 蚀刻速率。可以通过ICP功率、SF6气体流量和腔体反应压力来控制所产生的F-密度。
增加ICP功率本质上就是使同等腔体内的SF6分子电离的更充分，以此达到增加F-密度。
如上图(a)所示，随着 ICP 功率的增加，蚀刻速率也随之基本呈现线性增加。
除此之外，增大气体流量也可以提高等离子体密度，但气体流速超过特定值之后，刻蚀速率反而降低，这主要是由于过高的气体流速使得离子散射增加，等离子体密度降低。
增加反应气压也可以使刻蚀速率得以增加，但气体流量不变的情况下会使得等离子体不稳定，其刻蚀速率难以控制。
由于低温刻蚀工艺主要是化学刻蚀，垂直方向射频源HF功率对刻蚀速率影响较小，如图 (b)所示。低温刻蚀过程可以在较低的HF功率下进行，因此，等离体子对整个样品的物理轰击效果较弱，也使得掩模可以更好的在刻蚀过程中存在，极大提高了刻蚀选择比。
通常，光刻胶掩模选择比大于100:1，二氧化硅掩模选择比大于 200:1，金属的掩模选择比则更高，大于2000:1。
在刻蚀的过程中，降低HF功率或者增加氧气气体比例会导致表面生成的钝化层无法完全去除，形成微掩模，从而引发黑硅的形成，在无掩模位置出现杂草状结构，如下图所示。
为了避免这一现象，ICP功率、HF功率以及气体比例需要适配。
整个加工过程如下图所示。
首先，将衬底硅片清洗干净，其步骤为丙酮、酒精和水，分别超声5分钟。接着旋涂 PMMA正性光刻胶，通过电子束曝光 （Electron Beam Lithography，EBL）实现图形化。显影定影后，将样品放入电子束蒸发（Electron Beam Deposition，EBD）设备中，沉积40nm 金属Cr薄膜，融脱后，形成Cr圆形掩摸。紧接着将样品送入ICP-RIE中进行低温刻蚀实现Si柱结构。
为了实现Si圆台沟道形貌，我们对刻蚀条件进行了研究，如下图所示：
其对应刻蚀条件如下表所示。
图(a)为上粗下细结构，这种刻蚀结果主要是由于起钝化作用的O2含量在气体比例中偏低，导致侧壁形成的钝化物无法有效阻止F-对横向Si的刻蚀。
图(b)显示的刻蚀形貌基本上下直径保持一致，可以刻蚀出较为完美的圆柱、矩形等结构。图(c)则是上细下粗结构，这种刻蚀形貌主要是起钝化作用的O2含量在气体比例中偏高，侧壁形成的钝化物较多，垂直方向的物理轰击不能及时去除，一定程度上减弱了F-对 Si 的刻蚀效果，从而形成上细下粗的结构。
在刻蚀过程中，主要通过改变气体比例的方式实现对刻蚀柱状的角度调控。除此之外，调节气压、ICP功率和HF功率也可以实现对刻蚀形貌的调控。例如，适当增加HF功率可以加强垂直方向上的物理刻蚀效果，从而更有效的去除水平方向上生成的副产物从而使得刻蚀结构更陡直。但HF功率也不宜过大，否则刻蚀选择比会降低。适当增加反应腔室气压和ICP功率可以增大产生的等离子体密度从而增大刻蚀速率，使得刻蚀形貌上细下粗情况 得到改善。
图(a)~(f)显示了通过改变气体比例实现对上细下粗结构的形貌调控。
其刻蚀条件如下表所示。
需要指出的是不同掩模材料、形状和密度对刻蚀结果都有较为明显的影响，在刻蚀过程中也需要考虑这些因素对刻蚀条件进行合理调节。
除此之外，载片的选择对刻蚀结果也有较大影响，常用的载片有硅载片、氧化硅/硅载片和石英载片，须在实验中保持一致。为了达到稳定可重复的刻蚀结果需要保持腔体环境稳定。在进行刻蚀实验之前，需对设备腔体进行清洗，常用的清洗程序使用气体为SF6和 O2。亦可开腔，对腔体进行清洗。
三、Si沟道准博世(Pseudo Bosch)刻蚀工艺
低温刻蚀工艺虽然可以实现高深宽比的Si圆柱、圆台结构，但在实际的半导体制造工艺中，由于需要大量液氮进行冷却降温，提高了加工成本，同时由于在刻蚀硅圆台结构时容易产生杂草状结构不利于后续器件制备，因此其并不是最佳的加工方案选择。
常温Pseudo Bosch工艺利用的气体和Bosch工艺一致均为C4F8/SF6，但无需通过循环实现表面钝化，因此可以避免Bosch工艺的波纹效应。
这也导致了其刻蚀深度无法和Bosch工艺相比。在这一工艺中，SF6起到刻蚀作用，C4F8 则是钝化气体，起到与低温工艺中O2类似作用。
SF6电离后提供F-、SFx等自由基来蚀刻硅，蚀刻副产物为SiF4，可以被分子泵抽走。C4F8电离后形成CF2聚合物链，沉积在样品表面上。这种聚合物作为钝化层可以保护Si 不被F-刻蚀。
但是在垂直方向上由于存在HF源提供垂直偏置电场，因此水平表面的钝化层会被物理刻蚀去除，聚合物很难形成有效的水平表面钝化层。而在侧壁上生成的钝化层则无法被有效去除，可以保护样品，防止横向刻蚀。
这种方法相比较Bosch工艺，减少了去除钝化层工艺，因此其刻蚀速率要比Bosch工艺慢，但也避免了连续钝化和去除钝化层导致的波纹效应，较慢的蚀刻速度和光滑的侧壁使这种蚀刻方法成为纳米级结构的理想工艺选择。
Pseudo Bosch工艺和低温刻蚀工艺最大的不同之处在于钝化层的沉积速度不同，CF2聚合物的沉积速率相当快，大约20-30nm/min。
为了进一步刻蚀硅材料，垂直方向的物理刻蚀过程应当保持一个较高速率以去除表面CF2 聚合物。因此，控制垂直方向偏置电压的HF源功率在Pseudo Bosch工艺中不可以太小，以防止无法去除表面钝化层。
在上述两种常用种刻蚀硅的加工工艺中，低温刻蚀具有刻蚀速率快，掩模消耗小优点，但其需要液氮进行低温冷却，刻蚀后衬底不够光滑，在无掩模区域容易形成杂草状结构。此外，我们发现低温刻蚀过程中的实验气体比例变化对刻蚀结果影响较大，刻蚀形貌对腔体环境也更为敏感，不同状态的腔体环境对刻蚀结果影响较为明显。相比之下，Pseudo Bosch工艺具备刻蚀形貌光滑、工艺参数稳定、可控性强、无需大量液氮降温成本低等优势，尽管其刻蚀速率和刻蚀选择比相较于低温刻蚀有所降低，但某些条件下可以制备硅圆台结构。
四、三维环形悬空电极制备方法
上一节中，我们利用Pseudo Bosch工艺加工了沟道半径小于40nm，高度1μm的硅圆台结构。接下来我们将讨论如何制备三维结构上的环形悬空电极。这种方法不仅可以实现单个纳米柱结构上的多个环形电极，还可以实现多阵列大面积纳米柱上的多层环形电极。这种方法进一步提高了三维垂直晶体管的加工效率，实现多阵列、高密度、大面积器件制备。
其制备流程示意图如下图所示。
首先，在制备好的单根或阵列纳米柱样品上旋涂光刻胶，旋涂厚度需大于硅柱高度，如图 (b)。
下表对应的是常用几种光刻胶、电子束胶的厚度与对应转速关系。
烘干样品后，利用RIE进行回刻工艺，刻蚀参数如下表所示，去除顶部多余光刻胶，如图 (c)。
紧接着，将样品粘在10°倾角的样品座上，然后放入具有自转和公转功能的热蒸发设备，这种蒸镀方法可以使金属均匀包裹在硅柱表面，如图(d)。蒸镀完毕后，将样品放入丙酮中浸泡，溶脱后便可以的到如图(e)所示的结构。
为了在硅柱中间形成环形悬空电极，我们需要再次进行回刻工艺，旋涂光刻胶，去除指定厚度光刻胶，利用湿法或者干法刻蚀工艺去除多余的金属，便形成如图(e)所示的悬空电极。
通过控制RIE刻蚀时间可以精准的控制剩余金属长度。
下图是利用这一方法实际制备的悬空电极SEM图。
图(a)(d)是单根、阵列纳米柱第一次沉积金属融脱后形成的结构，从图上可以看出利用倾角蒸镀方法后金属可以均匀的包裹在纳米柱表面。
图(b)(e)则是单根、阵列纳米柱利用回刻法去除顶部多余金属后形成的单层环形悬空电极。图(c)(f)则是利用同样工艺实现的双层环形悬空电极。这种环形悬空电极制备方法无需通过介质层实现电极隔离，极大减少了电极之间的寄生效应， 为后续三维垂直环栅器件电极的制备提供新的方案。
四、基于FIB/FEB 技术的空间电极互联方法
Pseudo Bosch 工艺刻蚀的硅圆台垂直沟道结构和悬空电极制备完毕后，电极互联过程将通过FIB/FEB技术完成。
图(a)是FIB/FEB沉积金属纳米线示意图。
具体的实验方法是：首先设置离子束、电子束工作模式为点扫描模式，插入前驱体气体注入探针后，打开前驱体使样品附近处的气体浓度平衡，接着打开离子束或者电子束，经过指定时间后便可以获得指定高度的金属纳米线。待腔体真空恢复到沉积之前，打开电子束进行观察。沉积所得金属纳米线的直径、表面光滑程度和高度一方面受离子束、电子束工作状态决定，如加速电压、束流、聚焦相散等。另一方面由前驱体源气体分子决定，如样品距前驱体源距离，前驱体源气流速度等。
通过FIB/FEB 技术不仅可以实现上述单层悬空电极到平面电极的互联，还可以实现多层悬空电极的互联。
我们通过“自下而上”的办法实现多层悬空电极的制备及其与平面电极的互联，其实验过程如示意图所示。
首先，如图(a)所示制备高度较低的第一层悬空电极，并且通过上述方法实现平面到空间电极互联, 如图(b)。接着再次利用上述方法制备高度较高的第二层悬空电极，如图(c)，然后利用FIB/FEB实现第二层悬空电极与平面电电极的连接，如图(d)。
通过这种方法可以在高深宽比的三维垂直结构上制备多层悬空电极以满足多功能纳米器件的应用需求。
五、硅基三维垂直环栅无结场效应晶体管加工流程
以下工艺流程以设计加工半径 40 nm、高度1μm的硅圆台作为沟道，以实现栅极控制能力更强的三维垂直环栅无结场效应晶体管制备。
整个器件的制备流程图如下图所示。
第一步：制备垂直硅纳米柱沟道。
选择n型掺杂浓度为1×10E18 cm-3的（100）硅片，分别使用丙酮、异丙醇、去离子水进行超声清洗，超声时间五分钟。110 ℃烘干后，旋涂PMMA 495 A5正性电子束光刻胶。
通过电子束曝光定义图形，显影定影后，在样品表面沉积Ti/Cr（40nm/40nm）双层金属。
融脱后形成圆形金属掩模，如图(b)。
利用ICP-RIE中Pseudo Bosch工艺实现硅纳米圆台刻蚀。
利用湿法腐蚀的办法去除Cr掩模，如图(c)。
第二步：定义平面源电极和栅介质层。
在样品表面旋涂800nm的电子束光刻胶，EBL定义平面源电极，EBD生长20nm的Ti 形成平面源电极。溶脱后，将样品送入快速退火炉在氮气氛围下，850 ℃下退火五分钟，形成平面源电极和顶部漏电极欧姆接触。接着将样品放入原子层沉积中生长10nm氧化铪。
第三步：定义平面栅电极和漏电极。
再次旋涂800nm正性光刻胶，通过EBL以及EBD制备200nm金属Al实现平面源、栅电极。
第四步：制备环形悬空栅电极，并利用FEB沉积的金属W纳米线实现环形悬空栅电极与平面栅电极的互联。
第五步：制备悬空顶部漏电极，并利用FEB沉积的金属W纳米线实现顶部悬空漏电极与平面漏电极的互联。
制备好的单根与阵列三维垂直环栅器件如下图所示。
好了，关于环栅晶体管的制造工艺就介绍到这儿，对半导体感兴趣的同学欢迎关注《半导体全解》，一起了解更多半导体知识！
参考文献：
(1)孙驰 基于FIB_FEB技术的三维环栅晶体管加工与性能研究[D].
(2)雷雨璋 先进等离子体干法刻蚀工艺形貌效应仿真与验证研究[D].
