人工神经网络(Artificial Neural Networks,简写为ANNs)也简称为神经网络(NNs)或称作连接模型(Connection Model),它是一种模仿动物神经网络行为特征,进行分布式并行信息处理的算法数学模型。这种网络依靠系统的复杂程度,通过调整内部大量节点之间相互连接的关系,从而达到处理信息的目的。
1节课 43:01
神经网络加速器与SOC芯片设计(十九)-FPGA上板演示,Roofline模型与能效评估1节课 01:01:30
神经网络加速器与SOC芯片设计(十八)1节课 34:55
乘加器优化与卷积运算电路的架构设计——神经网络加速器与SOC芯片设计(十六)1节课 48:29
卷积运算的循环顺序修改与乘加器阵列映射——神经网络加速器与SOC芯片设计(十五)1节课 35:46
定点数运算与权重在内存中的排布方式——神经网络加速器与SOC芯片设计(十四)1节课 45:36
通用池化运算单元架构设计与工程实现——神经网络加速器与SOC芯片设计(十三)1节课 40:32
特征的内存映射方式、通用池化运算单元的功能需求与架构设计1节课 54:26
加速器中的访存模块与内部总线的原理(下)——神经网络加速器与SOC芯片设计(十一)1节课 57:10
加速器中的访存模块与内部总线原理(上)——神经网络加速器与SOC芯片设计(十)1节课 57:28
DMA的工作原理与基于AXI-HP总线的DMA模块设计——神经网络加速器与SOC芯片设计(九)1节课
AXI4-HP总线(二)——神经网络加速器与SOC芯片设计(八)1节课
RS485协议与基于FIFO收发的数据通路设计——神经网络加速器与SOC芯片设计(七)1节课 01:06:34
AXI-lite协议细讲、寄存器访问的通路设计与GPIO——神经网络加速器与SOC芯片设计(六)1节课 48:00
上板实验、AXI-lite从设备与波形抓取、搭建仿真环境——神经网络加速器与SOC芯片设计(五)1节课 47:37
AXI4-lite协议解读,IP封装与总线挂载——神经网络加速器与SOC芯片设计(四)