Supplyframe Supplyframe XQ Datasheet5 芯耀 Findchips bom2buy Siemens Xcelerator
关注我们
  • 技术群
  • 地域群
  • 活动群

  • 存储/储能技术资源交流群

    加入

  • 电子技术交流群

    加入

  • AI人工智能交流群

    加入

  • 物联网技术交流群

    加入

  • 机器人技术交流群

    加入

  • 电源技术交流群

    加入

  • 广深工程师技术资源交流群

    加入

  • 上海区域工程师技术资源交流群

    加入

  • 北京区域工程师技术资源交流群

    加入
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询

扫码加入

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

rtl

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

RTL是Real Time Logistics的缩写， 意为：实时物流。RTL在电子科学中指的是寄存器转换级电路（Register Transfer Level）的缩写，也叫暂存器转移层次。RTL也是欧洲某著名电视台。RTL是电阻晶体管逻辑电路rtl也是HTML语言中的<dir="rtl">，表达为原句中文字从右到左显示。

RTL是Real Time Logistics的缩写， 意为：实时物流。RTL在电子科学中指的是寄存器转换级电路（Register Transfer Level）的缩写，也叫暂存器转移层次。RTL也是欧洲某著名电视台。RTL是电阻晶体管逻辑电路rtl也是HTML语言中的<dir="rtl">，表达为原句中文字从右到左显示。收起

查看更多
类型
新鲜 热门
不限时间
  • CPU芯片中的push PPA的十三种方法
    把 CPU 的 PPA（Performance-Power-Area）再“PUSH”一轮，业界做法可以拆成 13条可落地的“硬动作”。
    1223
    2025/12/14
    rtl SDC
  • “天下武功，为快不破”：英诺达如何以设计能效破局大算力时代芯片困境
    当业界为AI算力的每一次翻倍而欢呼时，一个严峻的现实正被置于台前：狂奔的算力，正带来一场前所未有的能源消耗危机。 “5年之内，我们有106 GW电量需求增加来自于算力密集的数据中心，”英诺达创始人王琦博士近日在成都举办的ICCAD Expo 2025期间的主题分享中展示了一组数据，“这是什么概念？长江三峡差不多是22 GW，需要五个长江三峡的能耗。”他进一步指出，下一代GPU的单片TDP（最大散热
    2707
    2025/11/28
    AI eda
    “天下武功，为快不破”：英诺达如何以设计能效破局大算力时代芯片困境
  • 掌握数字设计基础：迈向芯片设计的第一步
    在当今电子世界里，数字设计 是一切复杂系统的基石。从智能手机到自动驾驶，从AI芯片到物联网设备，数字电路无处不在。想要进入半导体与IC设计领域，扎实的数字设计基础几乎是“必修课”。今天我们就带你梳理核心原理，帮助你快速理解数字设计的基本方法。 1、二进制：数字世界的语言 所有数字电路的底层逻辑，都源自最简单的 二进制系统。0和1看似简单，却是信息编码的唯一符号。每一个二进制位（bit）都代表一个最
    1229
    2025/09/30
    芯片设计 rtl
  • 范式级技术革命！合见工软年度发布多款国产自研EDA与IP解决方案
    中国数字EDA/IP龙头企业上海合见工业软件集团有限公司（简称“合见工软”）今日在上海召开了“2025合见工软新产品发布会暨技术研讨会”，会上展示了下一代国产EDA技术的重大革新进展，并正式发布了多款国产自主自研EDA及IP产品，助力我国自研EDA和IP产品从国产化替代到国际标杆技术的进阶。 本次合见工软正式发布的五款创新产品包括： 数字验证下一代硬件产品： 下一代全场景验证硬件系统UniVist
    1560
    2025/06/24
    eda 合见工软
    范式级技术革命！合见工软年度发布多款国产自研EDA与IP解决方案
  • 人工智能加速芯片设计：动态自适应流程引领高效创新
    芯片开发者常面临极高设计复杂度与缩短产品上市时间的双重压力。任何有助于提升设计开发效率、加速决策制定速度以及推进其他进度的举措，都能为开发者解燃眉之急。
    719
    2025/04/16
    人工智能 HPC
    人工智能加速芯片设计：动态自适应流程引领高效创新
  • 数字密码引爆器设计Verilog代码VIVADO  PYNQ开发板
    名称：数字密码引爆器设计Verilog代码VIVADO PYNQ开发板
    764
    2025/04/03
    开发板 代码库
    数字密码引爆器设计Verilog代码VIVADO  PYNQ开发板
  • 如何理解数字芯片设计中的RTL（Register Transfer Level）
    RTL（寄存器传输级）是数字电路设计中对硬件功能进行抽象描述的一种层次。它的“主角”是寄存器和寄存器之间的数据通路，即在一个时钟周期内，信号会从寄存器输出，经过组合逻辑运算，最后进入下一级寄存器。
    1.7万
    2025/02/10
    数字芯片 rtl
    如何理解数字芯片设计中的RTL（Register Transfer Level）
  • 【全新升级】国产网表级功耗分析EDA大幅提升精度与性能
    英诺达（成都）电子科技有限公司发布了EnFortius®凝锋®门级功耗分析工具（GPA）的新版本V24.08，新增波形重放（Waveform Replay）功能，大幅提高功耗分析精度与效率，新版本同时增加了对毛刺功耗的分析，进一步提升了门级功耗分析的精度。 新版本GPA增加了使用仿真波形文件进行功耗分析的功能，其精准度比通过读取累计信号活动率文件来计算功耗更高。不仅如此，新增波形重放功能可以利用R
    928
    2024/09/12
    芯片设计 rtl
    【全新升级】国产网表级功耗分析EDA大幅提升精度与性能
  • 利用强大的软件设计工具为FPGA开发者赋能
    许多嵌入式系统的开发者都对使用基于FPGA的SoC系统感兴趣，但是基于传统HDL硬件描述语言的FPGA开发工具和复杂流程往往会令他们望而却步。为了解决这一问题，莱迪思的Propel工具套件提供了基于图形化设计方法的设计环境，用于创建，分析，编译和调试基于FPGA的嵌入式系统，从而完成系统软硬件设计。 莱迪思的Propel工具套件由两部分组成：Propel Builder提供图形化的SoC系统和硬件
    971
    2024/07/17
    莱迪思 嵌入式系统
    利用强大的软件设计工具为FPGA开发者赋能
  • 设计模式在芯片验证中的应用——策略
    在RTL设计中可能包含了复杂的多个访问仲裁逻辑，使用了多种算法来确定访问内存优先级顺序，包括规定优先级、轮询仲裁等等。仲裁器的输入是多个请求者信号，以及选择要使用的仲裁算法的配置。根据选择的类型和请求者信号的值，仲裁器确定具有最高优先级的请求源，并授予它访问内存的权利。如下图所示，仲裁类型可以动态配置，这就是为什么该特性适合使用策略设计模式进行建模。在该模式中，可以在testcase运行中从提供的一系列算法中选择要应用的特定算法。此外，还可以直接为仲裁添加新算法，而无需修改之前代码。值得注意的是，之前讲到的装饰器设计模式也可用于动态更改行为，关键的区别在于，装饰器模式在原功能基础上添加额外的功能，而策略者模式直接更改原先功能。总得来说，策略模式可以让你改变对象的内部结构，装饰器模式允许你更改对象的皮肤。
    1138
    2024/06/12
    芯片验证 rtl
    设计模式在芯片验证中的应用——策略
  • 思尔芯重磅发布自研数字电路调试软件“芯神觉”
    在ICCAD 2023上，面向数千名到场的EDA产业上下游企业及人士，业内知名的数字EDA供应商思尔芯，为广大芯片工程师们正式发布一款自主研发的数字电路调试软件——“芯神觉”。这款全新的工具集成了源代码追踪、波形图调试、原理图萃取和覆盖率分析等核心功能，旨在为工程师提供一个全面、高效的分析与调试平台。利用先进的调试技术帮助开发者简化整个调试过程，加速芯片开发。 在数字电路设计和验证领域，可视化调试
    828
    2023/11/10
    源代码 rtl
    思尔芯重磅发布自研数字电路调试软件“芯神觉”
  • 英诺达发布RTL级功耗分析工具，助推IC高能效设计
    摘要：英诺达发布了自主研发的EnFortius®凝锋®RTL级功耗分析工具，可以在IC设计流程早期对电路设计进行优化。 英诺达（成都）电子科技有限公司发布了EnFortius®凝锋®RTL级功耗分析工具（RPA），用于在IC设计早期对电路功耗进行评估，以及早对电路设计进行优化。该款工具为英诺达低功耗EDA系列的第三款工具，从低功耗静态检查（LPC），到门级功耗分析（GPA），英诺达凭借这款最新的工
    793
    2023/11/01
    芯片设计 rtl
  • Cadence 推出 Joules RTL Design Studio
    楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布推出 Cadence® Joules™ RTL Design Studio---这款新的解决方案可为用户提供实用的洞察，有助于加快寄存器传输级（RTL）设计和实现流程。前端设计人员可以在一个统一的界面使用数字设计分析和调试功能，在进入实现阶段之前全面优化 RTL 设计。借助这一解决方案，用户可以通过 Cadence 领先的 AI
    1674
    2023/07/17
    cadence 智能系统
    Cadence 推出 Joules RTL Design Studio
  • 笔记 | RTL概念和RTL建模
    逻辑综合的含义是什么？综合(Logic Synthesize)是指将HDL语言、原理图等设计输入翻译成由与、或、非门等基本逻辑单元组成的门级连接(网表),并根据设计目标与要求(约束条件)优化所生成的逻辑连接,输出门级网表文件。RTL级综合指将RTL级源代码翻译并优化为门级网表。
    1140
    2023/02/28
    rtl 逻辑综合
  • 新思科技收购AI驱动的实时性能优化领导企业Concertio
    本次收购强化了新思科技SiliconMAX芯片生命周期管理平台，扩充了芯片在应用端和系统端的动态优化功能
    71
    2021/11/05
    美通社 工业物联网
  • 数字IC后端真的不如前端设计和验证吗？
    众所周知，数字IC设计的岗位分为：前端设计、功能验证、DFT、后端设计。
    337
    2021/10/15
    DFT rtl
  • RTL写好了，芯片就一定能成吗？
    最近两年时间做了几个项目的后端，这几天又在做一个芯片的 Postmask 功能 ECO，深深感觉到写好 RTL 只是才开了一个头。 后端有哪些因素决定或者影响了芯片的成败？常用来评价后端的指标是 PPA，就是功耗、性能、面积。一个有竞争力的产品，往往就是在这几个指标里折中。面积肯定要小，金属层要少，直接影响了芯片的成
    95
    2021/01/21
    芯片 工程师
  • 论功耗 | 测不准的功耗之反思
    又要码功耗这一趴了，喜新之前先来念个旧——时到今日还经常有小朋友跟老朋友拿着一个功耗报告问这东西是怎么算的，胖友们请回顾：《四月清和雨乍晴，静态功耗乱伊心》跟 《2018 世界杯第一日，撸一遍动态功耗计算》。
    231
    2021/01/18
    工程师 rtl
  • UVM实战[一]
    一个新的连载系列，将以一个实际的UVM环境代码讲解的使用、机制等，更新周期会比较长。
    154
    2020/12/01
    数字电路 电赛
  • 高通QCC514x/苹果H1/瑞昱RTL8763/恒玄BES2000IZ：无线耳机这把火点起来
    无线耳机以便携性得到了用户的青睐，无论人们走到哪里都可以方便地听音乐、接电话。从去年开始，真无线耳机成为大众选购的热点产品之一，Strategy Analytics的数据显示，真无线（TWS）蓝牙耳机的销量在2019年增长了200％。其中苹果的AirPods的销量达到了近6000万，占据71%的市场份额。
    282
    2020/04/02
    趣科技 无线耳机

正在努力加载...

热门作者 换一换
相关标签