一文讲透如何用频率和采样率规划计算器来优化射频采样ADC接收机的性能(一)

在频率规划这块儿，首先咱们得先了解一下高速ADC里不同杂散信号的类型和来源，然后再研究频率规划本身的概念，以及它在传统中频采样和现代射频采样接收机里是怎么用的。高速数据转换器的应用范围很广，能用到各种终端设备里。

在雷达、频谱分析仪这类频域应用中，数据转换器的无杂散动态范围（SFDR）是接收机性能的关键区分指标。它决定了在有大的有用信号或无用信号存在时，能检测到多小的信号。数据转换器厂商会花很多时间改善ADC的杂散性能，而且通常来说，SFDR越好，功耗就越高。

那ADC里的杂散信号是从哪儿来的呢？咱们来看一下高速ADC里常用的流水线型ADC架构。它主要由四个基本模块组成：模拟前端、流水线级、包含数字滤波器的数字模块，还有带数字接口的输出级。和其他模拟放大器一样，模拟输入缓冲器、放大器以及其他“非理想”的模拟模块都有非线性特性，会从输入信号中产生谐波失真。

这些失真主要是低阶谐波，也就是2次到5次谐波（HD2到HD5）。所以，输入信号幅度越大，失真就越大，因为放大器得向负载输出更大的摆幅。后面的流水线级，还有来自数字模块的噪声耦合，主要会产生高阶谐波，也就是6次及以上的谐波（HD6及更高）。

另外，输入频率越高，ADC的SFDR性能就越差，这其实也在意料之中。因为频率越高，内部的布局和匹配就越难做好。举个例子，输入信号是100MHz时，2次谐波（HD2）是由200MHz处的失配产生的；而输入信号是1GHz时，2次谐波就来自2GHz处的失配。

其次，就像上面提到的，在流水线型ADC里，降低信号幅度能改善低阶失真性能。这张数据手册里的SFDR图（受低阶谐波限制）展示了不同输入信号频率下，降低信号幅度时的SFDR性能。能明显看出来，信号幅度越小，SFDR越好，尤其是在输入频率较高的时候。

那些速率达到千兆采样级别的ADC，为了实现最终的高采样率，内部通常会采用时间交织结构。但交织操作会带来额外的杂散，这是因为不同交织的ADC核心之间存在增益、失调、带宽和时序失配。举个例子，某颗芯片，是4路交织的，就会因为直流失调失配产生固定频率为fs/4（fs是采样率）的杂散，还会因为增益、带宽和时序失配产生频率为fs/2-Fin（Fin是输入频率）以及fs/4±Fin的频率相关杂散。

那ADC的输出频谱是怎么来的呢？首先有个输入信号Fin，它会产生低阶谐波失真，频率分别是输入频率的2倍、3倍、4倍等等，通常这些谐波的幅度会越来越小，其中2次（HD2）和3次（HD3）谐波一般是最严重的。接下来，咱们把ADC的时钟频率加进来，对应的就是ADC的奈奎斯特区，边界在fs/2（fs是采样率）。

最后，在实际采样过程中，所有这些杂散信号都会混叠到第一个奈奎斯特区里。要是采样前不对输入频率做模拟滤波，采样后根本没法判断不同信号原本属于哪个奈奎斯特区。

这有一张ADC的典型FFT（快速傅里叶变换）图，是在采样率500Msps、输入信号62MHz的条件下测的。图里能清楚看到输入信号的谱线。采样率500Msps时，奈奎斯特区就是从0到250MHz。能看到幅度较大的谐波，这里主要是2次、3次和5次谐波，还有幅度更小的6次及以上谐波，大概在-100dBfs或更低。

咱们快速复习下奈奎斯特区的概念。聊高速数据转换器时，经常会提到“奈奎斯特区”。ADC的频谱会根据采样频率分成不同的区域，每个奈奎斯特区的带宽都是采样率的一半。

就像这张图里显示的，第一个奈奎斯特区是从直流（DC）到fs/2，第二个是从fs/2到fs，以此类推。另外，咱们还得说说混叠。一开始可能觉得混叠是不好的，但其实它也很有用。最实用的一点是能把高频信号“混”成低频信号，这样就不用额外加混频模块，能节省成本、功耗和电路板空间。

不过要想实现这些好处，得做好频率规划和ADC选型。当信号被欠采样时，就会混叠到第一个奈奎斯特区。要理解和可视化采样与混叠，咱们可以用“扇折法”：想象一张透明的纸，每隔半个采样率就像折扇一样折一下，每个折痕之间的区域就是一个奈奎斯特区。折起来之后会发现，不同奈奎斯特区的所有信号都叠加到了第一个区里，根本没法区分。

为了更清楚地说明混叠和频率折叠，咱们让一个信号的频率逐渐升高，穿过不同的奈奎斯特区，看看混叠折叠后在第一个区里的频谱样子。能发现：信号在奇数奈奎斯特区里频率升高时，它的混叠信号会从0往fs/2移动；在偶数区里，混叠信号会从fs/2往0移动。而且偶数区的频谱是反向的，奇数区则和原频谱顺序一致。

接下来，咱们看看哪些ADC能用于欠采样，选ADC时还得注意啥。除了采样率，第二个关键参数是ADC的模拟输入带宽。模拟输入带宽指的是，当基波信号功率比低频时低3dB时对应的模拟频率。

这是一款12位ADC，单通道模式下采样率最高6.4Gsps，双通道模式下最高3.2Gsps，模拟输入带宽有8GHz。这意味着它能对第一到第四个奈奎斯特区的信号进行采样。

现在来讲频率规划的概念。大概在2010年之前，要实现高无杂散动态范围（SFDR），主要方法是给ADC加更多功耗，让内部模块的线性度更好。但后来用户对采样率的要求涨得很快，同时还要求更低的功耗，这种靠堆功耗提SFDR的思路就越来越不现实了，于是咱们开始找别的办法解决SFDR问题。

就像之前说的，ADC会根据输入信号产生内部低阶谐波。而且输入信号每移动1MHz，2次谐波就移动2MHz，3次谐波移动3MHz，以此类推。所以在特定的输入信号频率范围内，2次谐波会占据2倍的信号频谱，3次谐波占据3倍，这点从图里能看出来。

接下来咱们把ADC的奈奎斯特区也加到图里，能看到谐波频率的频段会在fs/2（奈奎斯特区边界）和直流这两个点来回“折叠”。咱们看几个杂散：3次谐波折叠后，和输入信号的频段有部分重叠；4次和5次谐波则填满了整个奈奎斯特区。

在继续之前，先说说接收机应用里的两种干扰信号。第一种是带内干扰，就是位于有用信号频谱里的信号，它能完全不受滤波衰减地通过模拟前端到达ADC。就像之前说的，幅度大的干扰会产生更严重的谐波失真，图里红色的就是。

第二种是带外干扰，常叫“阻塞信号”。理想情况下，它会落在射频滤波器的阻带里被衰减，虽然还是会到达ADC输入，但幅度已经小很多，产生的谐波失真也弱得多。所以频率规划主要关注的是那些在有用信号频谱内部或稍外侧的带内干扰。

回到谐波失真折叠到单个奈奎斯特区的图里，能看到带内干扰产生的低阶失真，会不会落在有用频段里，取决于干扰信号的具体频率位置。如果提高奈奎斯特区（也就是提高ADC采样率），就能调整有用信号频段的位置，让干扰产生的低阶失真都落在有用频段之外。

这就是图里展示的情况——咱们围绕低阶失真来规划有用信号的位置，这就是“频率规划”。有个经验法则：做频率规划时，ADC采样率至少要达到实际信号带宽的10倍左右（普通接收机里一般只需要4到5倍）。

所以咱们会为了频率规划提高ADC的采样率，之后通常会接一个数字抽取滤波器，把采样率再降下来。这和Σ-Δ ADC里的过采样和抽取很像。

总结一下，最近几年频率规划技术已经成功用于高速ADC，能实现超高的SFDR性能。不用花大量功耗去优化2次、3次谐波，而是让ADC工作在更高采样率（虽然也会增加一点功耗），让这些谐波落在有用频段之外。

ADC的数据手册通常会分别列出低阶和高阶失真的性能，就是为了方便做频率规划。频率规划本身并不局限于射频采样，系统设计师可以选择中频中心频率和/或采样率，让ADC的低阶谐波和主要杂散都落在有用频段之外。现在的高速ADC一般都有内部抽取滤波功能，能把输出数据率降下来。

接下来看看接收机架构从传统中频采样到射频采样的演变，以及频率规划在其中的作用。先看传统的超外差接收机：射频部分接收700MHz到6MHz的输入信号，经过滤波和低噪声放大器（LNA），再通过混频器下变频到中频（IF），然后ADC对中频信号采样。

中频通常在0到500MHz之间。从图里能看到，带外滤波由射频和中频部分共同完成，中频滤波器还能抑制中频放大器的噪声。之前说过，带内干扰难滤除，带外干扰需要外部滤波，这里也是一样的。

混频器不光会下变频有用信号，还会下变频更宽的频谱。图里能看到“镜像信号”，它和有用信号到本振的距离相等。用低边注入时，镜像信号会落到负频率区，然后直接混叠到有用信号上，中频滤波器根本滤不掉。另外还有ADC自身的混叠信号，它到fs/2的距离和有用信号到fs/2的距离相等，会受到射频和中频滤波器的双重抑制。