芯耀
扫码加入
扫码加入
扫码加入Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。收起
查看更多
FPGA verilog
波形发生器modelsim设计Verilog代码Quartus仿真
FPGA verilog
led控制实验设计Verilog代码Quartus仿真
FPGA 仿真
UART串口通信设计VHDL代码modelsim仿真
FPGA 仿真
UART接收电路（防毛刺）设计VHDL代码modelsim仿真
FPGA verilog
简单交通灯状态机模块设计Verilog代码modelsim仿真
FPGA 仿真
简易红绿灯设计VHDL代码modelsim仿真
FPGA verilog
三线八线译码器设计Verilog代码modelsim仿真
FPGA verilog
把lena图像（256*256像素）顺时针旋转90度设计Verilog代码modelsim仿真
FPGA verilog
仲裁器arbiter设计Verilog代码modelsim仿真
FPGA verilog
串行数据监测器设计Verilog代码modelsim仿真
FPGA 仿真
32位booth算法有符号乘法器设计VHDL代码modelsim仿真
FPGA verilog
16位累加器设计Verilog代码modelsim仿真
FPGA verilog
出租车计费系统设计Verilog代码modelsim仿真
FPGA verilog
FIFO设计（深度16，位宽为8）Verilog代码modelsim仿真
FPGA 数码管
2位十进制计数器数码管显示设计VHDL代码modelsim仿真
© 2010 - 2026 苏州灵动帧格网络科技有限公司 版权所有
ICP经营许可证 苏B2-20140176 | 苏ICP备14012660号-6 | 苏公网安备 32059002001874号
扫码关注
扫码加入
电子硬件助手
元器件查询
