关于PLL的所有信息
还在被三阶/四阶/运算放大器滤波器PLL这些概念困扰?这篇文章帮你搞懂它
还在被三阶/四阶/运算放大器滤波器PLL这些概念困扰?这篇文章帮你搞懂它

这是关于现代合成器的系列文章的第一篇文章,本文介绍了基本的锁相环操作以及各种拓扑结构。

ADF4356/ADF5356器件相位校准和控制教学
ADF4356/ADF5356器件相位校准和控制教学

顾名思义,锁相环(PLL)使用鉴相器比较反馈信号与参考信号,将两个信号的相位锁定在一起。虽然这种特性有许多用武之地,但是PLL如今最常用于频率合成,通常充当上变频器/下变频器中的本振(LO),或者充当高速模数转换器(ADC)或数模转换器(DAC)的时钟。

如何使用部分锁相环(PLL)来创建调制波形?
如何使用部分锁相环(PLL)来创建调制波形?

我们可能都见到过需要随时间变化扫描频率的情况。如果您遇到这样的问题,可以考虑雷达等应用,在这类应用中发送的信号不 仅可由目标反射回来,而且还能够与接收到的信号进行比较,如下图 1 所示。

晶振不集成到IC内部,竟是因为这三大原因!
晶振不集成到IC内部,竟是因为这三大原因!

早些年, 芯片的生产制作工艺也许还不能够将晶振做进芯片内部, 但是现在可以了. 这个问题主要还是实用性和成本决定的

PLL电路原理、基本组成,以及电脑主板PLL型号汇总
PLL电路原理、基本组成,以及电脑主板PLL型号汇总

锁相环 (phase locked loop),顾名思义,就是锁定相位的环路。学过自动控制原理的人都知道,这是一种典型的反馈控制电路,利用外部输入的参考信号控制环路内部振荡信号的频率和相位,实现输出信号频率对输入信号频率的自动跟踪,一般用于闭环跟踪电路。

PLL回路滤波器设计的调整指南

假设您已经通过迭代信息传递相位边限和回路带宽在锁相环(PLL)上花费了一些时间。但遗憾地是,还是无法在相位噪声、杂散和锁定时间之间达成良好的平衡。感到泄气?想要放弃?等一下!你是否试过伽马优化参数?

集成VCO的低成本PLL支持紧凑型LO解决方案

蜂窝/4G、微波无线电、测试设备和军事子系统应用的无线电设计人员依赖高质量本振(LO)来实现低BER(误码率)、低杂散输出和低相位噪声的系统级目标。

基于DDS驱动PLL结构的宽带频率合成器设计

介绍了一种采用DDS激励PLL的频率合成器,有效地克服了宽带系统中DDS输出频率较低和PLL频率分辨率低的缺点。取长补短实现频率合成,实现了单一技术难以达到的效果。

同步源和PLL源在功率分析仪中的作用

使用功率分析仪测量数据时,要选择合适的同步源,如果同步源设定不当,测量值有可能不稳定或出现错误,谐波测量模式还要选择合适的PLL源,不少客户经常提出疑惑,同步源和PLL源有什么异同,他们的作用是什么?

X波段频率合成器设计

本文采用PLL的方式,实现了一种能完全覆盖X波段的宽带小步进低相位噪声低杂散频率合成器的设计,同时对PLL频率合成器的输出特性进行了理论分析,并通过实验进行了验证。最终我们研制出了输出频率为13.2~13.5GHz的频综系统,步进为1MHz,相位噪声优于-65 dBc/Hz@1kHz,杂散优于-50dBc。

基于DDS驱动PLL结构的Ka波段频率综合器

本文介绍了一种Ka波段频率源的实现方案和电路仿真设计。本频率源采用单片机控制的直接数字频率合成器(DDS)+混频锁相环(PLL)+倍频 的混合频率合成技术来实现低噪声,低杂散,高分辨率,捷变频的性能,在毫米波雷达,电子对抗与通信系统等方面有着广泛的应用。

怎样为定时应用选择合适的采用PLL的振荡器

十几年前,频率控制行业推出了基于锁相环(PLL)的振荡器,这是一项开拓性创新技术,采用了传统晶体振荡器(XO)所没有的多项特性。凭借内部时 钟合成器IC技术,基于PLL的XO可编程来支持更宽广的频率范围。这一突破消除了为在特定频率实现共振而切割和加工石英所需的材料加工工艺步骤。

选择你的PLL锁定时间测量

时钟速度的提高和更严格的信号时序增加了对精准的高频模块的需求。PLL(锁相环)基于输入信号生成高频输出信号,是一种备受欢迎的用于产生高频信号的电路。当PLL参考时钟和PLL反馈时钟的频率和相位相匹配时,PLL则被称为是锁定状态。达到锁定状态所需的时间称为锁定时间,这是PLL设计最关键的参数之一。因此,需要非常精确地加以测量。

采用PLL技术的接收机射频前端的设计

本文研究了使用PLL 的接收机原理和实现方案,并成功的用软硬件平台对其实现。本文的创新点在于成功的运用两个锁相环电路实现第一、二本振信号,试验结果表明锁相环有锁定时间短,相位噪声小,性能稳定等优点。实测结果表明接收机性能良好,指标达到了系统设计要求。

如何正确使用FPGA的时钟资源
如何正确使用FPGA的时钟资源

把握DCM、PLL、PMCD和MMCM知识是稳健可靠的时钟设计策略的基础。

IDT,以先进时钟产品应对接口挑战

“当前系统设计中的性能瓶颈已经向接口层面转移。”IDT公司系统架构总监Ian Dobson近日在其新产品可编程通用频率转换器8T49N28x的发布会上如是说。

Mouser备货Analog Devices公司最高频率PLL

Mouser Electronics备货由Analog Devices推出的业界最高频率PLL合成器。 ADI ADF41020微波PLL合成器旨在改善下一代无线电设计的性能,同时大幅减少元件数量并降低系统成本。

锁相环中YTO自校准技术的应用

1 引言 锁相环(PLL)是一个能够跟踪输入信号相位的闭环自动控制系统,它由鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)及反馈电路等四个基本部件组成。如图1所示。 鉴相器是一个相位比较

为微控制器增加PWM/模拟通道的方法

微控制器是将微型计算机的主要部分集成在一个芯片上的单芯片微型计算机。在片上PWM(脉冲宽度调制)资源方面,低成本的8位单片微控制器是很吝啬的。设计人员在采用PWM资源时,经常被迫要牺牲一个捕捉/

ADI 新型 PLL 频率合成器实现高集成度、高灵活性、高性能

支持连续的频率范围

大家都在看
Moore8直播课堂
开发板测评