Supplyframe Supplyframe XQ Datasheet5 芯耀 Findchips 与非AI
关注我们
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

PLL

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由相应的器件VCO，实现转成高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时钟信号。

PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由相应的器件VCO，实现转成高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时钟信号。收起

查看更多
类型
新鲜 热门
不限时间
  • 什么是可编程时钟芯片
    可编程时钟芯片，是一类能够通过软件指令或硬件引脚配置，动态改变输出时钟频率、相位、信号格式等参数的大规模集成电路。其核心在于“可编程”三个字，打破了传统振荡器“一颗芯片一个频率”的桎梏，实现了“一颗芯片，多种节拍”。在这类芯片中，最常见、也最具代表性就是时钟发生器（Clock Generator，典型型号：SYKG1021E、SYKG1042E、SYKG1100E） ，它可以构建现代电子系统的时钟
    267
    06/13 16:26
    时钟芯片 PLL
    什么是可编程时钟芯片
  • [MCAN] 硬件时间戳TSU使用PTPC注意事项
    实验验证了先楫 HPM5321ICF1 MCU 使用外部 24 MHz 晶振作为 PLL 参考时钟时，PTPC 硬件时间戳抖动显著降低，定时器定时精度提高。具体步骤包括使用 GPTMR 定时器生成中断并发送 CAN 帧，通过 mcan 获取时间戳并计算帧间隔。实验结果表明，抖动控制在 1 到 2 us 内，且 PCAN 接收端抖动也稳定。为了获得更高精度，需配置外部晶振作为 PLL 参考时钟，并调整 PTPC 时钟源使其频率可被 10^9 整除，从而消除时间戳精度损失。
    358
    05/25 10:14
    PLL 锁相环电路
    [MCAN] 硬件时间戳TSU使用PTPC注意事项
  • 深入解读锁相环PLL相位噪声的关键性能指标
    在深入讨论噪声特性之前，我们先快速回顾一下锁相环的基本原理。锁相环的核心作用是使R分频器输出的信号与N分频器反馈的信号实现相位对齐。绝大多数相位噪声传递函数都与N分频器、压控振荡器（VCO）、鉴相器（PD）以及环路滤波器相关。
    896
    04/09 11:05
    PLL 锁相环
  • 【FPGA 开发分享】如何在 Vivado 中使用 PLL IP 核生成多路时钟
    EsteemPCB Academy 是一个专注于 FPGA、嵌入式系统与硬件开发的技术学习平台，致力于通过通俗易懂的课程内容，帮助工程师和学习者快速掌握前沿技术。在开始今天的主题之前，我先抛出一个问题。我们知道，目前使用的 AX7020 开发板自带一颗 50 MHz 的 PLSysRef 时钟。那么，如果某个应用需要 100 MHz、250 MHz 甚至更高频率的时钟，该怎么实现呢？这时就需要用到
    6020
    2025/09/29
    FPGA AMD
  • PLL锁相环基础知识(三）
    在本篇文章我们将探讨相位噪声性能指标、由环路滤波器传递函数所决定的噪声特性塑造，以及这些知识在实际设计中的应用。理解这些关键性能参数，对于实现一个干净、稳定的锁相环设计有很大帮助。
    2821
    2025/06/20
    PLL 锁相环
    PLL锁相环基础知识(三）
  • AG32 PLL时钟输出
    原创 AG32开发者 AG32开发者  2024年11月28日 16:47 上海 AG32内部集成一个PLL，供MCU和CPLD使用， 支持5路时钟输出。PLL时钟输出以MCU优先。 这里整理下5路时钟： PLLCLK0：就是 SYSCLK （名字使用SYSCLK） PLLCLK1：VE里如果定义USB0 device，系统会自动生成60Mhz时钟给USB用； PLLCLK2：VE里定义了MAC信
    848
    2025/04/09
    时钟 PLL
  • 英飞凌推出RASIC™ CTRX8191F雷达MMIC， 赋能新一代4D和高清成像雷达
    对实现下一阶段自动驾驶和自主驾驶而言，在密集的城市环境中探测行人是一项挑战。为达到SAE定义的L2+至L4自动驾驶要求，开发新一代4D和成像雷达至关重要。在此背景下，英飞凌科技股份公司（FSE代码：IFX / OTCQX代码：IFNNY）发布了其最新、最先进的RASIC™ CTRX8191F 28nm雷达单片微波集成电路（MMIC）的最终样品。CTRX8191F专为满足自动驾驶的要求而设计，具有高
    1413
    2025/01/07
    雷达 PLL
    英飞凌推出RASIC™ CTRX8191F雷达MMIC， 赋能新一代4D和高清成像雷达
  • SOC里晶振和PLL分别发挥什么作用？
    晶发电子专注17年晶振生产,晶振产品包括石英晶体谐振器、振荡器、贴片晶振、32.768Khz时钟晶振、有源晶振、无源晶振等，产品性能稳定,品质过硬,价格好,交期快.国产晶振品牌您值得信赖的晶振供应商。在现代电子设备中，SOC作为一种集成度极高的芯片，包含了处理器、内存、外设接口等多个功能模块。为了确保这些模块的协调工作，需要一个精确且稳定的时钟信号。晶振和PLL是SOC中生成和管理时钟信号的关键组
    1445
    2024/10/24
    SoC 晶振
  • 灿芯半导体发布通用高性能小数分频锁相环IP及相关解决方案
    一站式定制芯片及IP供应商——灿芯半导体（上海）股份有限公司（灿芯股份，688691）宣布成功研发出一款通用高性能小数分频锁相环（fractional-N PLL） IP，支持24bits高精度小数分频，最高输出频率4.5Ghz，另外还支持扩频时钟（SSC）功能，可以为客户提供多功能的小数分频 PLL解决方案。 PLL电路一般用于产生输出频率，输出频率值与PLL的参考输入频率呈倍数关系。小数分频P
    821
    2024/07/10
    EMI PLL
  • 解决ORAN基础设施中面临的网络同步挑战
    开放式无线接入网络（ORAN）技术的市场规模及其在实施5G服务中的作用呈现出快速增长的潜力。各大移动网络运营商（MNO）都在寻求更低的成本、更高的灵活性以及避免供应商锁定的能力。这些优势可通过采用多家供应商的可互操作技术来实现。运营商也可以从实时性能中受益。 ORAN代表着无线接入网络（RAN）演进的最新进展，RAN始于1979年1G的推出。2G于1991年推出，3G于2001年推出。4G长期演进
    735
    2024/03/13
    PLL TDD
    解决ORAN基础设施中面临的网络同步挑战
  • 从电源管理模块入手，助你实现高性能的PLL设计
    基本构建模块，通常用在无线电接收机或发射机中，主要提供"本振"(LO)功能；也可用于时钟信号分配和降噪，而且越来越多地用作高采样速率模数或数模转换的时钟源。由于每一代PLL的噪声性能都在改善，因此电源噪声的影响变得越来越明显，某些情况下甚至可限制噪声性能。我们今天讨论下图1所示的基本PLL方案，并考察每个构建模块的电源管理要求。
    1149
    2024/01/26
    电源管理 PLL
    从电源管理模块入手，助你实现高性能的PLL设计
  • 学子专区—ADALM2000实验：锁相环
    目标 本实验活动介绍锁相环(PLL)。PLL电路有一些重要的应用，例如信号调制/解调（主要是频率和相位调制）、同步、时钟和数据恢复，以及倍频和频率合成。在这项实验中，您将建立一个简单的PLL电路，让您对PLL操作有基本的了解。 背景知识 PLL是一种反馈系统，用于调节或锁定压控振荡器(VCO)输出与输入基准信号之间的相位差，如图1所示。VCO是一种振荡器，其输出频率是某个输入控制电压的函数。通常，
    705
    2023/04/21
    电池 ADI
  • PLL为什么是这么一个结构呢？
    如果用一个自由振荡的振荡器，给MCU提供时钟。会咋样呢？首先，得说一下，简单的LC自由振荡的振荡器的频率很脆弱。
    409
    2022/10/25
    振荡器 PLL
  • LDO输出噪声对VCO相噪的影响
    和信号的相位噪声一样，LDO的噪声在频谱上并非平均分布，同样的，LDO噪声和相位噪声也类似，计算的都是1Hz里面的能量。
    321
    2021/10/14
    ADI LDO
  • 如何为ADC增加隔离而不损害其性能呢？
    对于隔离式高性能ADC，一方面要注意隔离时钟，另一方面要注意隔离电源。SAR ADC传统上被用于较低采样速率和较低分辨率的应用。
    120
    2021/07/02
    ADC DC/DC转换器
  • 如何评估分布式PLL系统的相位噪声？这里有个好方法
    对于数字波束成形相控阵，要生成本地振荡器（LO），通常会考虑的实现方法是向分布于天线阵列中的一系列锁相环分配常用基准频率。对于这些分布式锁相环，目前文献中还没有充分记录用于评估组合相位噪声性能的方法。
    204
    2021/06/28
    PLL 锁相环
  • 还在被三阶/四阶/运算放大器滤波器PLL这些概念困扰？这篇文章帮你搞懂它
    这是关于现代合成器的系列文章的第一篇文章，本文介绍了基本的锁相环操作以及各种拓扑结构。
    56
    2019/01/30
    与非观察 放大器
  • IDT，以先进时钟产品应对接口挑战
    “当前系统设计中的性能瓶颈已经向接口层面转移。”IDT公司系统架构总监Ian Dobson近日在其新产品可编程通用频率转换器8T49N28x的发布会上如是说。
    2013/10/18
    时钟 接口
  • 如何评估分布式PLL系统的相位噪声
    评估分布式相位锁定环（PLL）系统的相位噪声是确保系统性能和稳定性的关键步骤。以下是评估分布式PLL系统相位噪声的方法： 1. 频谱分析： 通过进行频谱分析来观察输出信号的频谱特性，识别主要的相位噪声成分和频率范围。 2. 相位噪声功率谱密度（PSD）测量： 使用专业仪器如频谱仪或相位噪声测试仪测量系统的相位噪声功率谱密度，以了解系统在不同频率下的相位噪声水平。 3. 抖动测量： 通过抖动测量设备
    378
    2025/05/09
    PLL 相位噪声
  • ADIsimPLL
    ADIsimPLL是Analog Devices（ADI）公司开发的一款用于相位锁定环（Phase-Locked Loop，简称PLL）设计和仿真的软件工具。它提供了一个全面的、用户友好的界面，可以帮助工程师进行PLL系统的设计、优化和验证。ADIsimPLL是一个强大且灵活的工具，被广泛应用于通信、射频、无线电和其他领域的PLL设计中。
    1192
    2023/12/05
    软件 PLL

正在努力加载...

热门企业 换一换
相关标签