Supplyframe Supplyframe XQ Datasheet5 Component Search Engine Findchips bom2buy Siemens Xcelerator
关注我们
扫码关注
获取工程师必备礼包
板卡试用/精品课
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

PLL

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由相应的器件VCO，实现转成高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时钟信号。

PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由相应的器件VCO，实现转成高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时钟信号。收起

查看更多
类型
新鲜 热门
不限时间
  • 解决ORAN基础设施中面临的网络同步挑战
    解决ORAN基础设施中面临的网络同步挑战
    开放式无线接入网络（ORAN）技术的市场规模及其在实施5G服务中的作用呈现出快速增长的潜力。各大移动网络运营商（MNO）都在寻求更低的成本、更高的灵活性以及避免供应商锁定的能力。这些优势可通过采用多家供应商的可互操作技术来实现。运营商也可以从实时性能中受益。 ORAN代表着无线接入网络（RAN）演进的最新进展，RAN始于1979年1G的推出。2G于1991年推出，3G于2001年推出。4G长期演进
    1398
    03/13 17:56
    ORAN TDD
  • 从电源管理模块入手，助你实现高性能的PLL设计
    从电源管理模块入手，助你实现高性能的PLL设计
    基本构建模块，通常用在无线电接收机或发射机中，主要提供"本振"(LO)功能；也可用于时钟信号分配和降噪，而且越来越多地用作高采样速率模数或数模转换的时钟源。由于每一代PLL的噪声性能都在改善，因此电源噪声的影响变得越来越明显，某些情况下甚至可限制噪声性能。我们今天讨论下图1所示的基本PLL方案，并考察每个构建模块的电源管理要求。
    2047
    01/26 10:10
    电源管理 PLL
  • 学子专区—ADALM2000实验：锁相环
    目标 本实验活动介绍锁相环(PLL)。PLL电路有一些重要的应用，例如信号调制/解调（主要是频率和相位调制）、同步、时钟和数据恢复，以及倍频和频率合成。在这项实验中，您将建立一个简单的PLL电路，让您对PLL操作有基本的了解。 背景知识 PLL是一种反馈系统，用于调节或锁定压控振荡器(VCO)输出与输入基准信号之间的相位差，如图1所示。VCO是一种振荡器，其输出频率是某个输入控制电压的函数。通常，
    3180
    2023/04/21
    电池 ADI
  • PLL为什么是这么一个结构呢？
    如果用一个自由振荡的振荡器，给MCU提供时钟。会咋样呢？首先，得说一下，简单的LC自由振荡的振荡器的频率很脆弱。
    1993
    2022/10/25
    振荡器 PLL
  • LDO输出噪声对VCO相噪的影响
    和信号的相位噪声一样，LDO的噪声在频谱上并非平均分布，同样的，LDO噪声和相位噪声也类似，计算的都是1Hz里面的能量。
    1852
    2021/10/14
    ADI 噪声
  • 如何为ADC增加隔离而不损害其性能呢？
    对于隔离式高性能ADC，一方面要注意隔离时钟，另一方面要注意隔离电源。SAR ADC传统上被用于较低采样速率和较低分辨率的应用。
    618
    2021/07/02
    DC/DC转换器 ADC
  • 如何评估分布式PLL系统的相位噪声？这里有个好方法
    对于数字波束成形相控阵，要生成本地振荡器（LO），通常会考虑的实现方法是向分布于天线阵列中的一系列锁相环分配常用基准频率。对于这些分布式锁相环，目前文献中还没有充分记录用于评估组合相位噪声性能的方法。
    1233
    2021/06/28
    锁相环 PLL
  • 还在被三阶/四阶/运算放大器滤波器PLL这些概念困扰？这篇文章帮你搞懂它
    这是关于现代合成器的系列文章的第一篇文章，本文介绍了基本的锁相环操作以及各种拓扑结构。
    381
    2019/01/30
    与非观察 放大器
  • IDT，以先进时钟产品应对接口挑战
    “当前系统设计中的性能瓶颈已经向接口层面转移。”IDT公司系统架构总监Ian Dobson近日在其新产品可编程通用频率转换器8T49N28x的发布会上如是说。
    2013/10/18
    时钟 接口
  • ADIsimPLL
    ADIsimPLL是Analog Devices（ADI）公司开发的一款用于相位锁定环（Phase-Locked Loop，简称PLL）设计和仿真的软件工具。它提供了一个全面的、用户友好的界面，可以帮助工程师进行PLL系统的设计、优化和验证。ADIsimPLL是一个强大且灵活的工具，被广泛应用于通信、射频、无线电和其他领域的PLL设计中。
    2064
    2023/12/05
    软件 PLL
  • 锁相环电路的作用是什么
    锁相环电路（Phase-Locked Loop，简称PLL）是一种广泛应用于电子设备中的反馈控制系统。其作用是将输入信号与参考信号进行频率和相位的匹配，以实现多种功能，例如频率合成、时钟恢复、数据解调等。本文将介绍锁相环电路的作用及其在各个领域的应用。
    1311
    02/05 11:32
    PLL 锁相环电路

正在努力加载...

与非星榜
相关标签