Supplyframe Supplyframe XQ Datasheet5 芯耀 Findchips 与非AI
关注我们
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

PLL

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由相应的器件VCO，实现转成高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时钟信号。

PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由相应的器件VCO，实现转成高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时钟信号。收起

查看更多
类型
新鲜 热门

电路方案

查看更多

设计资料

查看更多

文章

查看更多
  • 什么是可编程时钟芯片
    可编程时钟芯片，是一类能够通过软件指令或硬件引脚配置，动态改变输出时钟频率、相位、信号格式等参数的大规模集成电路。其核心在于“可编程”三个字，打破了传统振荡器“一颗芯片一个频率”的桎梏，实现了“一颗芯片，多种节拍”。在这类芯片中，最常见、也最具代表性就是时钟发生器（Clock Generator，典型型号：SYKG1021E、SYKG1042E、SYKG1100E） ，它可以构建现代电子系统的时钟
    267
    06/13 16:26
    时钟芯片 PLL
    什么是可编程时钟芯片
  • [MCAN] 硬件时间戳TSU使用PTPC注意事项
    实验验证了先楫 HPM5321ICF1 MCU 使用外部 24 MHz 晶振作为 PLL 参考时钟时，PTPC 硬件时间戳抖动显著降低，定时器定时精度提高。具体步骤包括使用 GPTMR 定时器生成中断并发送 CAN 帧，通过 mcan 获取时间戳并计算帧间隔。实验结果表明，抖动控制在 1 到 2 us 内，且 PCAN 接收端抖动也稳定。为了获得更高精度，需配置外部晶振作为 PLL 参考时钟，并调整 PTPC 时钟源使其频率可被 10^9 整除，从而消除时间戳精度损失。
    359
    05/25 10:14
    PLL 锁相环电路
    [MCAN] 硬件时间戳TSU使用PTPC注意事项
  • 深入解读锁相环PLL相位噪声的关键性能指标
    在深入讨论噪声特性之前，我们先快速回顾一下锁相环的基本原理。锁相环的核心作用是使R分频器输出的信号与N分频器反馈的信号实现相位对齐。绝大多数相位噪声传递函数都与N分频器、压控振荡器（VCO）、鉴相器（PD）以及环路滤波器相关。
    898
    04/09 11:05
    PLL 锁相环
  • 【FPGA 开发分享】如何在 Vivado 中使用 PLL IP 核生成多路时钟
    EsteemPCB Academy 是一个专注于 FPGA、嵌入式系统与硬件开发的技术学习平台，致力于通过通俗易懂的课程内容，帮助工程师和学习者快速掌握前沿技术。在开始今天的主题之前，我先抛出一个问题。我们知道，目前使用的 AX7020 开发板自带一颗 50 MHz 的 PLSysRef 时钟。那么，如果某个应用需要 100 MHz、250 MHz 甚至更高频率的时钟，该怎么实现呢？这时就需要用到
    6020
    2025/09/29
    FPGA AMD
  • PLL锁相环基础知识(三）
    在本篇文章我们将探讨相位噪声性能指标、由环路滤波器传递函数所决定的噪声特性塑造，以及这些知识在实际设计中的应用。理解这些关键性能参数，对于实现一个干净、稳定的锁相环设计有很大帮助。
    2826
    2025/06/20
    PLL 锁相环
    PLL锁相环基础知识(三）
热门企业 换一换
相关标签