STM32H7

• STM32H7 TouchGFX 花屏速解：更换 HyperRAM 后 latency 值适配实操

  STM32H735DK 开发板更换 HyperRAM 料号后，TouchGFX GUI 出现花屏，核心原因是新旧 HyperRAM 的初始 latency（访问延迟）值不匹配，需将代码中 OCTOSPI 的 AccessTime 参数与新 HyperRAM 的 latency 值同步。本文基于 ST 官方 LAT1403 应用笔记，详解问题根源、1 分钟代码修改方案及选型适配原则，适用于 STM32H7 系列 + TouchGFX+HyperRAM 的 GUI 开发场景。

  eefocus_3901714

  340

  01/29 16:21

  TouchGFX STM32H7
• STM32H7 双核调试配置：STM32CubeIDE 下 M7+M4 协同调试实操

  STM32H7 系列双核（Cortex-M7+M4）调试的核心是 “镜像同步下载 + 共享调试资源 + 启动顺序控制”，STM32CubeIDE 需通过专属配置实现双内核协同调试，避免端口冲突、镜像加载失败等问题。本文基于 ST 官方 LAT1396 应用笔记，详解从 M7/M4 调试项配置到 Launch Group 组合的完整流程，让你快速实现双内核断点调试、独立控制。

  eefocus_3901714

  504

  01/29 15:57

  STM32CubeIDE STM32H7
• STM32H7 SPI NSS 脉冲模式灵活应用：解决外置 ADC 通信干扰问题

  STM32H7 与外置高精度 ADC（Master 模式）通信时，标准 SPI Slave 模式会因 ADC 停止采样后 DCLK 持续工作，接收无效干扰数据导致失序。核心解决方案是启用 SPI 的 NSS 脉冲模式（TI 模式），复用 ADC 的 DRDY 信号作为 NSS 触发源，其时序特性与 ADC 完美匹配，无需替换 DSP/FPGA，即可低成本解决通信问题。本文基于 ST 官方 LAT1398 应用笔记，详解问题根源、模式原理及软硬件实现步骤。

  eefocus_3901714

  444

  01/29 15:49

  SPI STM32H7
• STM32H723 SPI 通讯异常排查：实时观察窗口的 “隐形干扰” 解决方案

  STM32H723 调试 SPI 通讯时，常出现 “逻辑分析仪抓包正确但接收数据为 0” 的偶发异常，核心原因是 Keil、IAR 等 IDE 的 “实时观察窗口” 功能会周期性读取 SPI_RXDR 寄存器，提前弹出 RxFIFO 中的有效数据。本文基于 ST 官方 LAT1376 应用笔记，详解问题根源、测试验证过程及实操解决方案，帮你规避调试工具带来的隐形干扰，适用于所有依赖 “读操作修改状态” 寄存器的外设（SPI、I2C、UART 等）。

  eefocus_3901714

  453

  01/29 13:50

  STM32H7 spi通讯程序
• STM32 IWDG 初始化一致性配置指南：解决同型号芯片初始化差异问题

  STM32H725 等型号在使用 IWDG（独立看门狗）时，常出现 “开发板正常、现场部分同型号芯片初始化失败” 的现象，核心原因是 LSI（内部低速振荡器）时钟存在个体偏移，默认超时配置未覆盖全场景。本文基于 ST 官方 LAT1307 应用笔记，详解问题根源与统一配置方案，通过调整 LSI 时钟参数与超时时间，实现同型号芯片 IWDG 初始化的一致性，适用于所有使用 IWDG 的 STM32 系列芯片（尤其功能安全场景）。

  eefocus_3901714

  209

  01/29 13:11

  stm32 STM32H7
• STM32H7双路CAN踩坑记录

  STM32H743 MCU的CAN1和CAN2无法同时使用的问题源于CAN的消息RAM配置不当。解决方法是调整CAN2的消息RAM偏移地址，使其避开CAN1使用的内存区域，从而避免内存冲突。具体可通过计算CAN1的实际使用内存并相应调整CAN2的偏移来实现。

  柒壹漆

  1931

  01/16 13:16

  can STM32H7

  
• STM32H5 与 STM32H7R/S：高性能 MCU 双雄，重塑工业与智能设备创新边界

  STM32H5 与 STM32H7R/S 作为高性能 MCU 系列的核心升级，分别以 “安全性价比标杆” 和 “极致性能旗舰” 为定位，通过内核、安全、外设与图形能力的创新，完美覆盖工业控制、高端 HMI、智能设备等高性能场景，为复杂应用提供灵活且高效的硬件支撑。

  eefocus_3901714

  1120

  2025/12/31

  STM32H7 STM32H5
• STM32H7Sx MCE 加密解密：外部存储安全防护全解析

  STM32H7Sx 系列的 MCE（内存加密引擎）是专为外部存储安全设计的硬件加速模块，支持对 xSPI/FMC 连接的 Flash、PSRAM 等外部存储进行实时加解密，适配 “原地执行（XiP）”“加载后运行（Load&Run）” 等核心场景，可平衡安全等级与性能需求。本文基于 AN6088 应用笔记，拆解 MCE 的硬件实现、配置逻辑、使用场景与密钥管理，助力快速落地外部存储防护。

  eefocus_3901714

  590

  2025/12/31

  STM32H7
• STM32H7 L1 Cache 配置：MPU 配合 + 一致性维护，彻底避免踩坑

  STM32H7 的 L1 Cache（I-Cache+D-Cache）是提升系统性能的关键，但错误使用会导致外设异常、数据错乱等问题。核心结论：L1 Cache 需满足 “MPU 分区定义 + Cache 策略匹配 + 数据一致性维护”，三者缺一不可 —— 仅启用 Cache 不配置 MPU，或忽略 DMA 场景的一致性处理，必然引发功能故障。

  eefocus_3901714

  1042

  2025/12/23

  STM32H7
• STM32H7xx 运行 LWIP 必看：MPU 配置避坑指南，彻底解决系统死机问题

  这个问题抓得非常关键！STM32H7 运行 LWIP 时的死机故障，大多源于 MPU 配置缺失或不当 —— 默认 MPU 配置仅适配简单应用，LWIP+ETH 的复杂场景需针对性配置存储域、内存类型和地址分配，核心是将 ETH 缓存放在 D2 域 SRAM、设为 Device 类型，同时合理分配 LWIP 堆栈地址。

  eefocus_3901714

  3233

  2025/12/22

  MPU STM32H7
• STM32H7 SPI 从机回显功能优化实现：巧用下溢事件突破数据同步瓶颈

  在 STM32H7 系列 MCU 的 SPI 通讯应用中，从机回显是常见需求 —— 即从机需将接收到的主机数据实时反馈给主机。传统实现方案多依赖 SPI RXP 中断，在中断服务函数中向 TXFIFO 填充接收数据，但该方案存在明显弊端：不仅可能导致数据发送延迟一帧，还容易出现 TXFIFO 为空的异常情况，影响通讯稳定性。本文基于 ST 官方技术文档 LAT1526（Rev 1.0），详解如何利用 SPI 下溢事件（underrun）及 UDRCFG 配置，实现更高效、稳定的 SPI 回显功能。

  eefocus_3901714

  1201

  2025/12/22

  SPI STM32H7
• STM32H7/U5 系列 DMA 图像 90 度旋转实现指南（基于 LAT1416）

  在嵌入式 UI 开发中，常遇到横屏转竖屏的场景，需将 framebuffer 中的图像逆时针旋转 90 度后显示。传统软件旋转方案通过双重循环实现，但效率低下，占用大量 CPU 算力。本文基于意法半导体 LAT1416 技术文档，详解 STM32H7（MDMA）与 STM32U5（GPDMA）系列芯片借助 DMA 实现图像旋转的核心原理、实操代码及方案对比，助力开发人员释放 CPU 资源，提升系统响应速度。

  eefocus_3901714

  705

  2025/12/22

  DMA STM32H7
• Cortex-M 核除 0 操作报错机制快速参考指南（STM32H723 适用）

  在 ARM Cortex-M 架构单片机开发中，除 0 操作是常见的非法行为，其报错机制因数据类型（整型 / 浮点型）存在显著差异。本文基于 STM32H723 芯片实测，梳理除 0 操作的报错逻辑、配置方法及排查要点，为开发人员提供高效参考。

  eefocus_3901714

  603

  2025/12/22

  STM32H7 Cortex-M内核
• git 使用遇到的小坑，你踩了吗？

  鱼鹰在使用YOCTO环境下编译STM32H7程序时遇到了SPI通信异常的问题。经过对比源码和bin文件后，发现是因为之前屏蔽了一些spi相关的函数，并且其他文件也有修改，导致最终的bin文件功能不正常。通过在线调试，定位问题并修复。提醒开发者在更新子仓库时要注意检查git状态，避免因忽略git status而导致的类似问题。

  鱼鹰Osprey

  605

  2025/11/23

  STM32H7 Yocto
• 昂科烧录器支持ST意法半导体的32位微控制器STM32H723VGT

  作为芯片烧录行业的领导者，昂科技术近期宣布了其烧录软件的最新更新，并公布了新增支持的芯片型号清单。此次更新中，意法半导体（ST）的32位微控制器STM32H723VGT已被通用编程器AP8000所支持。 STM32H723VGT基于高性能的Arm® Cortex®-M7 32位RISC内核，其运行频率最高可达550 MHz。Cortex®-M7内核配备了一个浮点单元(FPU)，支持Arm®双精度(

  昂科芯片烧录

  1262

  2024/12/26

  ST 烧录器

  
• 手把手教你制作基于IAR、STM32H7的下载算法

  下载算法对于大部分工程师来说，只需要会使用即可，也不用过多去关心里面实现的方法。当然，对于有时间的工程师来说，了解下载算法还是有一定好处的。之前给大家分享过基于 Keil MDK 环境的下载算法制作，今天就来给大家分享一篇基于 IAR、STM32 的下载算法的制作。

  strongerHuang

  172

  2020/12/08

  IAR STM32H7
• MCU市场争夺的下一个创新点是什么？双核架构

  全球的MCU市场已经形成了几家独大的格局，原有大厂在突破传统老路的过程中不断探寻，“新人”在差异化竞争之路上拼命挣扎。从通用MCU 2018年全球排名来看，ST从2017年的第三名提升到2018年的第二名。

  咖啡不解困

  54

  2019/07/15

  Cortex-M4 STM32H7
• STM32累计出货20亿颗，锁定物联网市场再出新系列

  根据iSuppli的统计，从2013年到2015年ST在中国微控制器市场的排名从第四名上升到第三名。从整个市场增长来看，ST是2014年到2015年唯一增长超过15%的供应商，其中STM32累计出货20亿颗就是很好的证明。全球半导体市场逐步进入成熟期，是什么原因促使意法半导体稳步增长？

  咖啡不解困

  3

  2016/10/26

  stm32 STM32H7
• STM32H7B0RB UAC支持同时上传8路mic数据和2路播放数据吗

  你是指的USB音频类的应用吗？ 如果是，可能需要你自己先评估下。 我刚查看H7B0相关资料，转贴过来供参考： 独立音频子块 ： 两个独立的音频子块，可以配置为发送器或接收器。 每个子块有8字的FIFO。 同步和异步模式 ： 支持音频子块之间的同步或异步模式。 可以在多个SAI之间进行同步。 主从配置 ： 每个音频子块可以独立配置为主模式或从模式。 每个音频块都有独立的时钟生成器，支持独立的音频采样

  eefocus_3901714

  963

  2024/12/17

  stm32 usb
• 为什么STM32H723 SPI6+BDMA组合,通信过程经常报UDR和OVR错误中断

  最新回答 xmshao 昨天15:12 这就看你程序逻辑了。UDR表示发生了underrun错误，发生在从模式的发送阶段的发送FIFO为空时。 确保在主机启动时钟之前，TxFIFO中已经有足够的数据。 在TxFIFO为空时，不要清除UDR标志。确保在清除UDR标志之前，TxFIFO中已经有数据。 至于OVR错误，那就比较常见，发生在接收时前面数据没取走又来新数据了。尽量保证数据提取的即使性。 合理

  eefocus_3901714

  1705

  2024/12/17

  stm32 STM32H7

正在努力加载...