fifo

• FPGA中FIFO的两种模式

  本文介绍了FPGA中FIFO的两种模式：normal模式和ahead模式。normal模式下，“rdreq”作为读取请求信号，高有效时输出第一个数据；ahead模式下，“rdreq”作为已读取确认信号，在无效时输出第一个数据，高有效时输出第二个数据。这两种模式分别对应Intel Altera和AMD Xilinx FPGA开发工具中的normal FIFO和first word fall through。

  郝旭帅电子设计团队

  1534

  08/29 10:00

  FPGA fifo

  
• FIFO在FPGA设计中的关键作用

   本篇主要讨论FIFO在FPGA设计中的关键作用。

  郝旭帅电子设计团队

  2332

  08/24 09:25

  fifo FPGA设计

  
• 无铅焊接工艺有哪些步骤

  无铅焊接工艺的核心步骤如下，每个步骤均包含关键控制要点以确保焊接质量： 一、焊前准备优化 引入自动光学检测（AOI）设备，对元件引脚和PCB焊盘进行初步检查，减少人工目检所需时间。 使用离子污染测试仪检测PCB清洁度，确保满足无铅工艺的低污染要求。 建立焊膏库存管理系统，遵循先进先出（FIFO）原则，避免焊膏因过期而浪费。 二、焊膏印刷优化 采用激光纳米涂层或电铸钢网，并对开口边缘进行纳米级抛光处

  余味_9deeac

  687

  08/01 10:41

  fifo AOI
• 优化导航系统中的MEMS IMU数据一致性和时序

  作者：Mark Looney，应用工程师 摘要 对于初次尝试评估惯性检测解决方案的人来说，现有的计算和I/O资源可能会限制数据速率和同步功能，进而难以在现场合适地评估传感器能力。常见的挑战包括如何以MEMS IMU所需的数据速率进行时间同步的数据采集，从而充分发挥其性能并进行有效的数字后处理。计算平台循环速度可能很慢（低至10 Hz），而且这些平台往往不支持传感器数据更新产生中断来及时获取数据。本

  与非网编辑

  894

  05/08 17:47

  IMU AGV

  
• 如何设计实现一个无锁高并发的环形连续内存缓冲队列

  队列，也称作FIFO，常用数据结构之一，特点是先进先出。队列是一种特殊的线性表，特殊之处在于它只允许在表的前端（front）进行删除操作，而在表的后端（rear）进行插入操作，和栈一样，队列是一种操作受限制的线性表。进行插入操作的端称为队尾，进行删除操作的端称为队头。

  大橙子疯嵌入式

  1831

  05/01 08:25

  内存 fifo

  
• FIFO的使用方式

  建议使用FIFO采用的三个方式

  森森Tech

  2667

  2024/09/04

  FPGA verilog

  
• FIFO复位流程

  在FIFO的使用过程中不可避免的在某些应用下必须使用reset信号，将当前FIFO中数据清空，但是我们现在调用的xilinx的FIFO核在复位条件不满足时会偶现FIFO进入复位状态无法恢复，必须重新断上电才能恢复的问题，所以在使用FIFO时我们必须严格的按照datasheet上要求执行，以免出现异常。

  森森Tech

  3249

  2024/09/03

  vivado xilinx

  
• FPGA零基础学习之Vivado-FIFO使用教程

  本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。

  FPGA技术江湖

  2231

  2023/06/08

  vivado fifo

  
• 低功耗精密信号链应用最重要的时序因素有哪些？（下篇）

  本文将介绍低功耗系统在降低功耗的同时保持精度所涉及的时序因素和解决方案，以满足测量和监控应用的要求。文中将说明当所选ADC是逐次逼近寄存器(SAR) ADC时的时序影响因素。Σ-Δ架构的时序考虑因素有所不同。

  与非网编辑

  384

  2022/10/28

  ADI fifo
• 灿芯半导体推出两项创新技术用于DDR物理层

  一站式定制芯片及IP供应商——灿芯半导体日前宣布推出用于高速DDR物理层中的Zero-Latency （零延迟）和True-Adaptive（真自适应）两项技术。

  与非网编辑

  244

  2022/07/07

  DDR fifo
• fifo先进先出原理

  当CPU在某一时段来不及响应所有的指令时，指令就会被安排在FIFO队列中，比如0号指令先进入队列，接着是1号指令、2号指令……当CPU完成当前指令以后就会从队列中取出0号指令先行执行，此时1号指令就会接替0号指令的位置，同样，2号指令、3号指令……都会向前挪一个位置。

  xiaohongxiang

  577

  2021/02/23

  fifo
• BRAM和FIFO在FPGA中的区别和应用

  在FPGA（Field Programmable Gate Array，现场可编程门阵列）设计中，BRAM（Block RAM）和FIFO（First-In-First-Out）是两种常见的存储器单元。它们在FPGA系统中用于数据缓存、存储和通信等功能。本文将探讨BRAM和FIFO在FPGA中的区别、特性以及各自的应用场景。

  eefocus_3901714

  3691

  2024/08/22

  存储器 fifo

正在努力加载...