异步FIFO_异步FIFO是什么意思

一种节能型可升级异步FIFO的FPGA实现

提出了一种节能并可升级的异步FIFO的FPGA实现。此系统结构利用FPGA内自身的资源控制时钟的暂停与恢复，实现了高能效、高工作频率的数据传输。该系统在Xilinx的VC4VSX55芯片中实现,实际可工作于高达100/153.6 MHz的读/写时钟域。本文所提出的结构不依赖于现有的IP核，基于此结构易建立可升级的IP核。

与非网编辑

2011/08/29

fpga IP核

一种多路同步数据采集系统的设计

本文提出一种利用XILINX可编程逻辑芯片FPGA实现异步FIFO和串并转换模块来实现采样数据的接收的方法，串并转换模块只需要接收一帧数据，存到异步FIFO后，向CPU发出一个中断信号，在中断服务子程序中CPU读走FIFO中的数据，这样可以大幅度提高CPU的利用率。

与非网编辑

2011/04/25

fpga 数据采集系统

异步FIFO在FPGA与DSP通信中的运用

利用异步FIFO实现FPGA与DSP进行数据通信的方案。FPGA在写时钟的控制下将数据写入FIFO，再与DSP进行握手后，DSP通过EMIFA接口将数据读入。文中给出了异步FIFO的实现代码和FPGA与DSP的硬件连接电路。经验证，利用异步FIFO的方法，在FPGA与DSP通信中的应用，具有传输速度快、稳定可靠、实现方便的优点。

与非网编辑

2011/04/22

dsp 异步FIFO

激光告警系统的异步FIFO设计

介绍了在激光告警系统中采用异步FIFO解决A/D数据采样与FPGA数据处理模块之间的不同速率匹配问题。在分析异步FIFO设计难点基础上，提出利用Gray码计数器作为读写地址编码，有效地同步了异步信号，避免了亚稳态现象的产生，给不同速率间的数据传输提供了一种有效的解决方案。

与非网编辑

2011/02/18

fpga 异步FIFO

FPGA异步FIFO设计中的问题与解决办法

本文根据异步FIFO设计的难点和要点，提出了具体的解决方案。在空／满标志位产生条件的判断上提出了“检测+计数器”的新思路，使系统设计方便实用，并采用格雷码方式降低了亚稳态出现的概率。通过验证，这种方法在有效判断空／满标志位方面有很大的优势。

与非网编辑

2009/10/11