Supplyframe Supplyframe XQ Datasheet5 Component Search Engine Findchips bom2buy Siemens Xcelerator
关注我们
扫码关注
获取工程师必备礼包
板卡试用/精品课
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

FPGA设计

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
类型
新鲜 热门

资讯

查看更多
  • FPGA设计中,使用ISE和Matlab创建并仿真ROM IP核
    FPGA设计中,使用ISE和Matlab创建并仿真ROM IP核
    今天给大侠带来FPGA设计中使用ISE和Matlab创建并仿真ROM IP核，话不多说，上货。中,使用和创建并仿真
    381
    04/17 12:00
    matlab ROM
  • 莱迪思全新版本Radiant设计软件拓展功能安全特性
    莱迪思半导体（NASDAQ：LSCC），低功耗可编程器件的领先供应商，今日宣布推出屡获殊荣、最新版本的莱迪思Radiant®设计软件。新版本集成了最新的Synopsys Synplify® FPGA综合工具和三重模块化冗余（TMR），进一步扩展了功能安全和可靠性，提供先进的设计自动化流程解决方案，帮助设计人员更轻松地开发基于莱迪思FPGA的应用，为工业、汽车市场带来强大的功能安全保护、高可靠性和稳定运行等特性。
    571
    04/02 16:58
    莱迪思 FPGA设计
  • 如何成为一名专业的FPGA工程师
    如何成为一名专业的FPGA工程师
    要成为一名专业的FPGA工程师，以下是一些建议的步骤：学习数字电路和硬件描述语言（HDL）：了解数字电路和基本的逻辑门操作是成为FPGA工程师的重要基础。学习硬件描述语言（如Verilog或VHDL）将帮助您描述和设计FPGA中的电路。
    1624
    02/15 08:55
    FPGA hdl
  • FPGA设计时序分析概念之Timing Arc
    FPGA设计时序分析概念之Timing Arc
    在时序工具对设计进行时序分析时，经常会看到一个概念Timing Arch(时序弧)。Timing Arc是一个信号一个单元Cell的输入引脚Pin到该单元输出引脚Output Pin间的路径。对于一个单元Cell，可以存在多个时序弧，通过时序弧的信息，我们可以计算每一段路径的时延从而进行时序分析以及优化。
    3036
    2023/12/18
    时序分析 FPGA设计
  • FPGA设计与验证之间的思维冲突
    HDL是HardwareDescriptionLanguage（硬件描述语言）。设计FPGA时，就是通过HDL来搭建底层硬件电路，最终实现不同功能的电路。即FPGA设计是设计一个完成某种需求的电路。
    521
    2022/04/24
    FPGA设计 FPGA验证
与非星榜
相关标签