FPGA设计_FPGA设计是什么意思

类型

新鲜热门

电路方案

FPGA设计 Verilog设计
 AD7606 FFT 频谱分析 FPGA 设计 Verilog Vivado VHDL

FPGA代码设计学习资料

07/13 13:37

840
模数转换器 FPGA设计
 AD7606 HDMI 波形显示 FPGA 设计 Verilog Vivado

FPGA代码设计学习资料

07/10 13:38

125
vivado FPGA设计
 CPCI 串口 IO 控制 FPGA 设计 Verilog Vivado

FPGA代码设计学习资料

07/08 08:41

177
CPU vivado
CPU 处理器实验设计 Verilog Vivado

FPGA代码设计学习资料

07/07 08:39

132
vivado 数字时钟
 数字时钟 FPGA 设计 Verilog Vivado（2）

FPGA代码设计学习资料

07/06 09:23

557
FPGA设计加法器
 2位加法器 FPGA 设计 Verilog Vivado

FPGA代码设计学习资料

07/03 10:30

897
FPGA设计 Verilog设计
 AM 调制信号 DDS 生成 FPGA 设计 Verilog Vivado VHDL

FPGA代码设计学习资料

07/03 10:29

413
vivado FPGA设计
 交通灯控制 FPGA 设计 Verilog Vivado

FPGA代码设计学习资料

07/02 13:24

329
Quartus UART
UART FIFO 数据收发 FPGA 设计 Verilog Quartus

FPGA代码设计学习资料

07/01 14:26

727
FPGA设计 Verilog设计
 AD7606 八通道采集串口输出 FPGA 设计 Verilog Quartus

FPGA代码设计学习资料

06/29 16:35

285
交通灯控制 FPGA设计
 交通灯控制系统 FPGA 设计 Verilog Quartus

FPGA代码设计学习资料

06/24 14:44

919
vivado 计数器
 多位计数器 FPGA 设计 VHDL Vivado

FPGA代码设计学习资料

06/23 15:48

169
FPGA设计 VHDL设计
 AD7606 以太网采集传输 FPGA 设计 Verilog Vivado VHDL

FPGA代码设计学习资料

06/23 10:39

142
毕业设计 verilog
乒乓球游戏机 FPGA 设计 Verilog Vivado

FPGA代码设计学习资料

06/23 09:20

940
毕业设计 Quartus
宠物智能投喂器 FPGA 设计 VHDL Quartus

FPGA代码设计学习资料

06/03 15:18

237

设计资料

复旦微FMQL100TAI PSOC开发套件硬件资料 PCIe/RapidIO 高速接口说明

威嵌神州 1.34 MB
316

07/15 07:24
嵌入式操作系统 FPGA设计复旦微电子

文章

洗衣机控制系统 FPGA设计 Verilog Quartus
本项目实现了一个基于FPGA的洗衣机控制系统，使用Verilog在Quartus中完成设计。系统模拟洗衣机的完整工作流程，包括启动、洗涤、暂停、清洗、暂停、脱水、暂停和结束等阶段，并通过LED与数码管直观显示当前状态和剩余时间。设计支持4种工作模式：正常模式、单独洗涤、单独清洗和单独甩干。系统使用50MHz主时钟，内部实现精确到秒的倒计时控制。电机动作通过LED进行模拟显示。该设计适合用于FPGA课程设计、数字逻辑综合实验、状态机设计学习以及开发板综合验证。

FPGA代码设计学习资料

824

06/09 07:45

洗衣机 FPGA设计
数字时钟FPGA设计Verilog Vivado
一款基于FPGA的数字时钟系统，使用Verilog语言在Vivado环境下设计并实现。该系统能够显示小时、分钟、秒钟，并支持手动设置时间。系统包括分频、计时、按键消抖、数码管显示和PWM输出等功能模块。设计适用于FPGA数字系统课程设计和实验，具有清晰的模块结构和易于扩展的特点。

FPGA代码设计学习资料

552

06/08 10:45

verilog vivado
汽车转向灯与交通灯控制 FPGA设计 Verilog Quartus
本文档介绍了基于Verilog和Quartus的汽车转向灯与交通灯控制FPGA设计项目。该项目包含两个实验工程：汽车转向灯控制和交通灯控制。转向灯部分通过按键控制左转、右转和紧急双闪，并输出LED模拟效果。交通灯控制部分实现了红绿灯状态切换和倒计时显示。设计采用了有限状态机实现转向灯控制，并使用分频计数器产生闪烁节拍。交通灯控制模块则采用模块化设计，包含红绿灯控制和数码管显示模块。项目提供了完整的Verilog源码、Quartus工程配置、仿真波形和设计文档图片，适用于数字逻辑课程设计和FPGA入门学习。

FPGA代码设计学习资料

1130

06/08 08:45

交通灯控制 FPGA设计
流水灯FPGA设计Verilog Vivado
一款基于Verilog和Vivado的流水灯FPGA设计，实现了8位LED流水灯控制。设计采用模块化结构，包括分频模块和LED控制器，支持自定义流水速度。附带详细文档和仿真结果，适用于FPGA入门和教学。

FPGA代码设计学习资料

586

06/08 08:45

verilog vivado
交通灯控制 FPGA设计Verilog Quartus DE2-115
交通灯控制FPGA设计Verilog Quartus DE2-115，使用Verilog语言实现主路与支路红、黄、绿灯时序控制，通过数码管显示倒计时时间。系统输入50MHz时钟，内部分频得到1Hz计时基准，适用于数字逻辑课程设计和Verilog时序控制学习。

FPGA代码设计学习资料

611

06/08 07:45

交通灯控制 FPGA设计

热门企业换一换