FPGA设计_FPGA设计是什么意思

类型

新鲜热门

电路方案

Quartus FPGA设计
 数字闹钟 FPGA 设计 VHDL Quartus

FPGA代码设计学习资料

08/25 14:52

529
Quartus FPGA设计
 四路彩灯速度控制 FPGA 设计 Verilog Quartus

FPGA代码设计学习资料

07/24 10:02

2171
Quartus FPGA设计
 16位二进制加法器 Verilog Quartus

FPGA代码设计学习资料

07/23 10:03

322
vivado 寄存器
 寄存器组 register_bank FPGA 设计 VHDL Vivado

FPGA代码设计学习资料

07/22 10:05

500
vivado FPGA设计
 VGA 音乐游戏 FPGA 设计 Verilog Vivado

FPGA代码设计学习资料

07/20 10:06

374
FPGA设计 Verilog设计
 AD7606 FFT 频谱分析 FPGA 设计 Verilog Vivado VHDL

FPGA代码设计学习资料

07/13 13:37

1267
模数转换器 FPGA设计
 AD7606 HDMI 波形显示 FPGA 设计 Verilog Vivado

FPGA代码设计学习资料

07/10 13:38

878
vivado FPGA设计
 CPCI 串口 IO 控制 FPGA 设计 Verilog Vivado

FPGA代码设计学习资料

07/08 08:41

586
CPU vivado
CPU 处理器实验设计 Verilog Vivado

FPGA代码设计学习资料

07/07 08:39

479
vivado 数字时钟
 数字时钟 FPGA 设计 Verilog Vivado（2）

FPGA代码设计学习资料

07/06 09:23

1035
FPGA设计加法器
 2位加法器 FPGA 设计 Verilog Vivado

FPGA代码设计学习资料

07/03 10:30

1144
FPGA设计 Verilog设计
 AM 调制信号 DDS 生成 FPGA 设计 Verilog Vivado VHDL

FPGA代码设计学习资料

07/03 10:29

663
vivado FPGA设计
 交通灯控制 FPGA 设计 Verilog Vivado

FPGA代码设计学习资料

07/02 13:24

747
Quartus UART
UART FIFO 数据收发 FPGA 设计 Verilog Quartus

FPGA代码设计学习资料

07/01 14:26

1004
FPGA设计 Verilog设计
 AD7606 八通道采集串口输出 FPGA 设计 Verilog Quartus

FPGA代码设计学习资料

06/29 16:35

783

设计资料

复旦微FMQL100TAI PSOC开发套件硬件资料 PCIe/RapidIO 高速接口说明

威嵌神州 1.34 MB
3041

07/15 07:24
嵌入式操作系统 FPGA设计复旦微电子

文章

节省编译时间系列（一）：通用的编译提速方法
本文聚焦FPGA大规模逻辑设计编译优化，先通过日志统计分析各阶段耗时，定位综合、布局、布线等瓶颈；再按根因采取精简约束、启用增量实现、使用Vivado报告诊断、OOC模块级综合等策略，并借助自动推荐流程与directive扫描跨设计迭代，缩短编译总时间。

FPGA技术实战

106

11/09 09:07

FPGA设计编译
【FPGA实战】一个比特转换字节模块的设计与实战
本文介绍了一个名为`user_bit2byte`的串转并转换器模块，适用于FPGA设计中的单bit串行至8-bit并行字节的转换。该模块使用简单的8位移位寄存器和3位计数器实现，并具备LSB-FIRST接收顺序、自动组包和握手清晰的特点。其典型应用场景包括单线通信协议解码、ADC/DAC接口适配、UART/SPI前端处理和状态信号汇聚。通过配套的testbench进行了复位、正常传输和抗间隔能力测试，确保设计正确性。欲了解更多信息，请关注公众号“我是小灰灰的FPGA”，回复关键词“user_bit2byte”。

小灰灰的FPGA

317

09/04 08:16

转换器 FPGA设计
8K视频处理器FPGA时钟方案，SYKB1042E多通道PLL实现及以太网多路时钟
随着4K/8K广播视频设备普及，基于FPGA架构的视频处理器，同时要处理SDI、HDMI2.1多路收发、DDR图像缓存、多路网口、音频Codec、MCU外设。多源异步输入场景下，同源时钟，影响整机图像稳定性、接口可靠性。传统多晶振方案，各路时钟不同源，BOM器件多、PCB占用面积大，音视频同步调试工作量大。SYKB1042E(Q5)高性能多通道PLL时钟发生器，单芯片+1颗参考晶振，输出四路时钟

深圳扬兴科技有限公司

224

08/31 16:05

时钟芯片 FPGA设计
【FPGA实战】：一个展宽移位 CDC 模块的设计与实战
在多时钟域的FPGA设计中，跨时钟域（CDC，Clock Domain Crossing）问题犹如一颗定时炸弹。处理不当，轻则数据错乱，重则系统崩溃。虽然简单的单比特信号可以用“打两拍”解决，但在实际工程中，我们经常面临更复杂的场景：

小灰灰的FPGA

256

08/19 08:31

FPGA设计时钟域
洗衣机控制系统 FPGA设计 Verilog Quartus
本项目实现了一个基于FPGA的洗衣机控制系统，使用Verilog在Quartus中完成设计。系统模拟洗衣机的完整工作流程，包括启动、洗涤、暂停、清洗、暂停、脱水、暂停和结束等阶段，并通过LED与数码管直观显示当前状态和剩余时间。设计支持4种工作模式：正常模式、单独洗涤、单独清洗和单独甩干。系统使用50MHz主时钟，内部实现精确到秒的倒计时控制。电机动作通过LED进行模拟显示。该设计适合用于FPGA课程设计、数字逻辑综合实验、状态机设计学习以及开发板综合验证。

FPGA代码设计学习资料

868

06/09 07:45

洗衣机 FPGA设计

热门企业换一换