fifo

• FIFO中异步复位的相关说明

  本文介绍了FIFO中异步复位的相关说明，指出异步复位在有效时会异步复位所有计数器、输出寄存器和存储器。复位生效时，该信号会在内核内部与各个时钟域同步，以便将FIFO的内部逻辑设置为已知状态。为了避免意外行为，建议将异步复位至少保持8至16个最慢时钟周期，并在复位结束后等待wr rst busy和rd rst busy拉低后再进行写入和读出操作。

  郝旭帅电子设计团队

  413

  07/06 08:18

  fifo 异步FIFO
• STM32 FDCAN的Rx Buffer与Rx FIFO的差别及配置演示

  在 STM32系列的 FDCAN 中，接收报文既可以进入Rx FIFO，也可以被定向写入Rx Buffer。本文用尽量简洁的方式说明二者的区别、为什么要同时存在，以及在 STM32H7 HAL 库下如何配置。

  茶话MCU

  1371

  06/08 11:35

  stm32 fifo
• 【黑金云课堂】FPGA技术教程FPGA基础：FIFO与Uart通信

  一、FIFO 基础概念 定义：FIFO（First In First Out）是一种先进先出的数据缓冲结构，先写入的数据先被读出。 1. 核心特性 读写顺序一致 支持同时读写 提供空（empty）和满（full）状态指示 2. 与 RAM/ 寄存器的区别 FIFO 自动管理指针，无需地址控制，适合顺序访问和速率匹配。 3. 核心价值 跨时钟域（CDC）：消除亚稳态风险 数据缓冲：解耦生产与消费 速

  ALINX 官方

  1389

  06/02 15:52

  FPGA UART
• 芯片设计：同步预取FIFO代码

  在芯片设计中，FIFO（先进先出队列）是一个非常经典且重要的模块，主要用来存储数据、跨时钟域同步、打拍等。FIFO内部的数据存储结构可以使用寄存器（ff触发器）或者SRAM来搭建。

  芯片架构笔记

  793

  05/28 13:17

  芯片设计 fifo

  
• ADI ADXL382-1 FIFO 模式配置与调试实操

  作者：Chad Peng 公司：骏龙科技 背景介绍 SPI (Serial Peripheral Interface) 的 FIFO 模式是一种通过使用先入先出 (First In First Out) 缓冲区来提高数据传输效率的工作方式。 FIFO 模式的优势： 提高传输效率：减少 CPU 中断频率，允许批量传输数据 降低 CPU 负载：CPU 可以一次性填充或读取多个数据，不必频繁处理 SPI

  骏龙科技有限公司

  917

  05/25 09:56

  CPU ADI

  
• S2-LP FIFO 机制深度实战：突破 128 字节限制，实现大数据无线透传

  S2-LP 内置128 字节 TX/RX 独立 FIFO，小数据传输可直接使用，但面对 500 字节、1000 字节等大数据透传场景，必须依靠阈值中断 + 分段吞吐才能稳定实现。LAT1224 应用笔记清晰拆解了 FIFO 阈值配置、中断触发逻辑、收发控制流程，是做大包无线传输的必备指南。本文用工程师最易懂的方式讲透原理与配置，让你轻松突破 FIFO 大小限制。

  芯次元玩家

  779

  04/27 15:34

  数据传输 fifo
• FPGA中FIFO的两种模式

  本文介绍了FPGA中FIFO的两种模式：normal模式和ahead模式。normal模式下，“rdreq”作为读取请求信号，高有效时输出第一个数据；ahead模式下，“rdreq”作为已读取确认信号，在无效时输出第一个数据，高有效时输出第二个数据。这两种模式分别对应Intel Altera和AMD Xilinx FPGA开发工具中的normal FIFO和first word fall through。

  郝旭帅电子设计团队

  1971

  2025/08/29

  FPGA fifo

  
• FIFO在FPGA设计中的关键作用

   本篇主要讨论FIFO在FPGA设计中的关键作用。

  郝旭帅电子设计团队

  2101

  2025/08/24

  FPGA设计 fifo

  
• 无铅焊接工艺有哪些步骤

  无铅焊接工艺的核心步骤如下，每个步骤均包含关键控制要点以确保焊接质量： 一、焊前准备优化 引入自动光学检测（AOI）设备，对元件引脚和PCB焊盘进行初步检查，减少人工目检所需时间。 使用离子污染测试仪检测PCB清洁度，确保满足无铅工艺的低污染要求。 建立焊膏库存管理系统，遵循先进先出（FIFO）原则，避免焊膏因过期而浪费。 二、焊膏印刷优化 采用激光纳米涂层或电铸钢网，并对开口边缘进行纳米级抛光处

  余味_9deeac

  706

  2025/08/01

  fifo AOI
• 优化导航系统中的MEMS IMU数据一致性和时序

  作者：Mark Looney，应用工程师 摘要 对于初次尝试评估惯性检测解决方案的人来说，现有的计算和I/O资源可能会限制数据速率和同步功能，进而难以在现场合适地评估传感器能力。常见的挑战包括如何以MEMS IMU所需的数据速率进行时间同步的数据采集，从而充分发挥其性能并进行有效的数字后处理。计算平台循环速度可能很慢（低至10 Hz），而且这些平台往往不支持传感器数据更新产生中断来及时获取数据。本

  与非网编辑

  998

  2025/05/08

  AGV IMU

  
• 如何设计实现一个无锁高并发的环形连续内存缓冲队列

  队列，也称作FIFO，常用数据结构之一，特点是先进先出。队列是一种特殊的线性表，特殊之处在于它只允许在表的前端（front）进行删除操作，而在表的后端（rear）进行插入操作，和栈一样，队列是一种操作受限制的线性表。进行插入操作的端称为队尾，进行删除操作的端称为队头。

  大橙子疯嵌入式

  1537

  2025/05/01

  内存 fifo

  
• FIFO的使用方式

  建议使用FIFO采用的三个方式

  老时FPGA

  1920

  2024/09/04

  FPGA verilog

  
• FIFO复位流程

  在FIFO的使用过程中不可避免的在某些应用下必须使用reset信号，将当前FIFO中数据清空，但是我们现在调用的xilinx的FIFO核在复位条件不满足时会偶现FIFO进入复位状态无法恢复，必须重新断上电才能恢复的问题，所以在使用FIFO时我们必须严格的按照datasheet上要求执行，以免出现异常。

  老时FPGA

  2767

  2024/09/03

  vivado xilinx

  
• FPGA零基础学习之Vivado-FIFO使用教程

  本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。

  FPGA技术江湖

  1363

  2023/06/08

  vivado fifo

  
• 低功耗精密信号链应用最重要的时序因素有哪些？（下篇）

  本文将介绍低功耗系统在降低功耗的同时保持精度所涉及的时序因素和解决方案，以满足测量和监控应用的要求。文中将说明当所选ADC是逐次逼近寄存器(SAR) ADC时的时序影响因素。Σ-Δ架构的时序考虑因素有所不同。

  与非网编辑

  239

  2022/10/28

  ADI fifo
• 灿芯半导体推出两项创新技术用于DDR物理层

  一站式定制芯片及IP供应商——灿芯半导体日前宣布推出用于高速DDR物理层中的Zero-Latency （零延迟）和True-Adaptive（真自适应）两项技术。

  与非网编辑

  151

  2022/07/07

  DDR fifo
• fifo先进先出原理

  当CPU在某一时段来不及响应所有的指令时，指令就会被安排在FIFO队列中，比如0号指令先进入队列，接着是1号指令、2号指令……当CPU完成当前指令以后就会从队列中取出0号指令先行执行，此时1号指令就会接替0号指令的位置，同样，2号指令、3号指令……都会向前挪一个位置。

  xiaohongxiang

  328

  2021/02/23

  fifo
• BRAM和FIFO在FPGA中的区别和应用

  在FPGA（Field Programmable Gate Array，现场可编程门阵列）设计中，BRAM（Block RAM）和FIFO（First-In-First-Out）是两种常见的存储器单元。它们在FPGA系统中用于数据缓存、存储和通信等功能。本文将探讨BRAM和FIFO在FPGA中的区别、特性以及各自的应用场景。

  芯次元玩家

  2505

  2024/08/22

  存储器 fifo

正在努力加载...