时钟设计_时钟设计是什么意思

类型

新鲜热门

电路方案

时钟电路时钟设计
 可爱小时钟，不仅会读时间更会写时间！

隔壁阿黄

2017/12/07

14

文章

FPGA中的低速逻辑设计应该选择分频时钟or系统高速时钟
本文讨论了FPGA低速逻辑设计应选用系统高速时钟而非分频时钟的方法。推荐使用系统高速时钟配合使能信号，避免跨时钟域问题，提高时钟质量和简化时序分析。这种方法不仅更可靠，还能节省资源并增强设计灵活性。

郝旭帅电子设计团队

619

09/22 10:07

FPGA 时钟设计
SoC的时钟设计概述
SoC时钟设计的核心在于确保功能正确性、高性能、低功耗、高可靠性及灵活性。关键步骤包括识别时钟域、合理划分、使用片上振荡器、外部晶振加PLL、DLL消除延迟、时钟分配网络、门控策略、动态电压频率调整、CDC管理、低抖动设计、可测试性设计、冗余与容错。设计流程涉及架构规划、RTL设计、功能仿真、CDC验证、综合、DFT插入与验证、物理实现等环节。

志芯

1949

08/27 10:02

SoC 时钟设计
探STA | 修timing violation的二十一种方法
其实修setup violation和hold violation是对立统一的，例如我们通过insert buffer修一个setup violation，那么有时我们也可以通过remove buffer修一个hold violation。

志芯

3.5万

2024/09/28

STA 时钟设计
虹科干货|适用于基于FPGA的网络设备的IEEE 1588透明时钟架构
在基于FPGA的网络设备中，精确的时间同步至关重要。IEEE 1588标准定义的精确时间协议（PTP）为网络中的设备提供了纳秒级的时间同步。本文将介绍虹科提供的适用于基于FPGA的网络设备的IEEE 1588透明时钟（TC）架构，帮助您实现精确时间同步和高效通信。

虹科技术

1825

2023/11/24

FPGA 虹科电子

热门作者换一换