关于锁相环的所有信息
还在被三阶/四阶/运算放大器滤波器PLL这些概念困扰?这篇文章帮你搞懂它
还在被三阶/四阶/运算放大器滤波器PLL这些概念困扰?这篇文章帮你搞懂它

这是关于现代合成器的系列文章的第一篇文章,本文介绍了基本的锁相环操作以及各种拓扑结构。

我的初恋 —— 锁相环
我的初恋 —— 锁相环

小编刚做电力电子控制的时候,接触到的第一个项目就是做新能源发电并网控制(就是风电、光伏之类)。当时脑子里对电力电子只有模糊的概念,完全停留在课本的知识,根本没有理论实践经验。

锁相环中的相位检测和控制原理分析

顾名思义,锁相环(PLL)使用鉴相器比较反馈信号与参考信号, 将两个信号的相位锁定在一起。虽然这种特性有许多用武之地,但是 PLL 如今最常用于频率合成,通常充当上变频器/下变 频器中的本振(LO),或者充当高速 ADC 或 DAC 的时钟。

ADF4356/ADF5356器件相位校准和控制教学
ADF4356/ADF5356器件相位校准和控制教学

顾名思义,锁相环(PLL)使用鉴相器比较反馈信号与参考信号,将两个信号的相位锁定在一起。虽然这种特性有许多用武之地,但是PLL如今最常用于频率合成,通常充当上变频器/下变频器中的本振(LO),或者充当高速模数转换器(ADC)或数模转换器(DAC)的时钟。

如何使用部分锁相环(PLL)来创建调制波形?
如何使用部分锁相环(PLL)来创建调制波形?

我们可能都见到过需要随时间变化扫描频率的情况。如果您遇到这样的问题,可以考虑雷达等应用,在这类应用中发送的信号不 仅可由目标反射回来,而且还能够与接收到的信号进行比较,如下图 1 所示。

PLL电路原理、基本组成,以及电脑主板PLL型号汇总
PLL电路原理、基本组成,以及电脑主板PLL型号汇总

锁相环 (phase locked loop),顾名思义,就是锁定相位的环路。学过自动控制原理的人都知道,这是一种典型的反馈控制电路,利用外部输入的参考信号控制环路内部振荡信号的频率和相位,实现输出信号频率对输入信号频率的自动跟踪,一般用于闭环跟踪电路。

Pasternack推出全新压控振荡器产品线(VCO)

业界领先的射频、微波和毫米波产品供应商美国Pasternack公司新增了一条全新压控振荡器产品线。这些产品覆盖10MHz~11GHz的精选频段,具有多个可选封装形式,且主要用于锁相环、频率合成器、电子干扰设备及信号发生器等应用中。

如何解决照明灯具的测试测量痛点

家用照明灯具在出厂时,都是需要经过测量装备严格的检测,当照明灯在正常工作或特定模式下时,电压、电流和功率只有在规定的范围内,才能视为合格品。但是,其中的测量精度问题,一直是测量的痛点,今天我们就来戳一戳家用照明灯具测试的痛点!

单片机最小系统组成及电源/复位/振荡电路解析

单片机最小系统主要由电源、复位、振荡电路以及扩展部分等部分组成。最小系统原理图如图所示。

X波段频率合成器设计

本文采用PLL的方式,实现了一种能完全覆盖X波段的宽带小步进低相位噪声低杂散频率合成器的设计,同时对PLL频率合成器的输出特性进行了理论分析,并通过实验进行了验证。最终我们研制出了输出频率为13.2~13.5GHz的频综系统,步进为1MHz,相位噪声优于-65 dBc/Hz@1kHz,杂散优于-50dBc。

信号源分析仪瞬态测试应用—锁相环的跳频测量

目前的无线通信应用中,锁相环是频率合成中经常会使用的技术。由于其具有高频率、宽频、频谱质量好等优点,常常会配合其他的频率合成技术一起使用,如与直接 数字合成技术(DDS)结合使用,以实现快速跳频,高相位噪声的信号输出。在设计及验证锁相环时,用户不仅需要对其输出的频率跳变进行验证,还需要对其从 频率变化开始至稳定的时间进行测量。

改进型CMOS电荷泵锁相环电路的应用设计

本文设计了一种宽频率范围的CMOS锁相环(PLL)电路,通过提高电荷泵电路的电流镜镜像精度和增加开关噪声抵消电路,有效地改善了传统电路中由于电流失配、电荷共享、时钟馈通等导致的相位偏差问题。

ADI发布三款全新的锁相环器件ADF5355/ADF4355-2/ADF4155

ADI日发布三款全新的锁相环(PLL)器件ADF5355/ADF4355-2/ADF4155,其中一款具有业界最宽的频率覆盖范围和最低的压控振荡器(VCO)相位噪声,且在单个器件中实现这些性能。ADF5355 PLL具有同类最宽的55 MHz至14 GHz频谱范围;而ADF4355-2 PLL的频谱范围为55 MHz至4.4 GHz。

【讲述.电子人】之一:毕业季,漫漫电子征途向何方?

每天混迹于工程师社区,每天听着工程师八卦这个产业的是是非非,当然还有很多人分享自己的成长经历,正能量负能量兼而有之,大部分人选择奋斗不止,拼搏不息,于是有一天突发奇想,来个分享吧。让工程师来这里分享自己的故事,让更多的人看到正能量,无论工作多苦多累,只要坚持自己的梦想,未来就会在不远的地方等你。

采用PLL技术的接收机射频前端的设计

本文研究了使用PLL 的接收机原理和实现方案,并成功的用软硬件平台对其实现。本文的创新点在于成功的运用两个锁相环电路实现第一、二本振信号,试验结果表明锁相环有锁定时间短,相位噪声小,性能稳定等优点。实测结果表明接收机性能良好,指标达到了系统设计要求。

3.7 GHz宽带CMOS LC VCO的设计

基于和舰0.18μmCMOS混合信号工艺设计了一款工作在3.7 GHz的LCVCO。本文着重论述了电感与射频开关的设计,通过采用电容开关阵列的方式增加了VCO的工作范围以补偿PVT的变化所带来的影响。测试结果表明,该VCO可用于锁相环和频率合成器。

FPGA系统设计原则和技巧之:FPGA系统设计的3种常用IP模块

FPGA的开发工具软件,如Quartus II、ISE等,一般都会提供一些经过验证的IP模块。这些IP模块是芯片厂家提供的,所以只能用于该厂家的FPGA芯片设计中。这些IP主要包括以下几类。

Si5328:Silicon推出业界最低抖动 且完全兼容同步以太网标准的时钟产品

高性能模拟与混合信号IC领导厂商Silicon Labs近日宣布针对基于同步以太网标准的高速网络设备推出业界最低抖动、最低功耗和最高频率灵活性的定时解决方案。通过提供任意频率合成和行业领先抖动性能的组合优势,新型Si5328精确时钟倍频器和抖动衰减器能够满足电信级以太网交换机和路由器对超低功耗物理层参考时钟的需求。

锁相环的组成和工作原理

1.锁相环的基本组成 许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路,简称锁相环(PLL)。锁相环的特点是:利用外

锁相环+双AD7865实现交流采样

介绍了电力系统参数交流采样的设计思想,对频率跟踪电路进行了分析,提出了由锁相环CD4046和AD7865构成的硬件解决方法,并给出了由CD4046构成的频率跟踪电路、信号调理电路以及A

大家都在看
Moore8直播课堂
开发板测评